滤除毛刺电路制造技术

本发明专利技术提供了一种滤除毛刺电路，包括信号变化检测模块，用于接收输入信号，然后根据所述输入信号输出控制信号；电流产生模块与所述信号变化检测模块连接，用于根据所述控制信号判断是否输出偏置电压；毛刺消除主模块，与所述电流产生模块连接，用于接收所述输入信号和所述偏置电压，在所述偏置电压的控制下，消除所述输入信号中的毛刺，在所述偏置电压的控制下，消除所述输入信号中的毛刺，能够大大节省芯片面积，且信号变化检测模块用于接收输入信号，然后根据所述输入信号输出控制信号，能够有效避免电流产生模块产生静态功耗。

【技术实现步骤摘要】
滤除毛刺电路
本专利技术涉及集成电路
，尤其涉及一种滤除毛刺电路。
技术介绍
集成电路在使用时，外部输入信号可能会受到干扰，受到干扰的输入信号会让电路产生错误的行为或得到错误的数据。对于宽电源电压应用电路，消除干扰的解决办法通常是输入信号的上升沿和下降沿分别做延时，用以滤除特定宽度范围内的毛刺（glitch），毛刺即输入信号受干扰产生的错误信号。图1为现有技术中的上升沿延时电路，参照图1，M1为PMOS管，M2为NMOS管，M3是弱PMOS管，M4的沟道宽度远远大于沟道长度的PMOS管R为电阻，C为电容，假设输入信号IN初始为低电平，Vf为高电平，当IN变为高电平，M1关闭，M2打开，Vf通过电阻协防电流，电压开始下降，下降时间有电容和电阻的乘积决定，当Vf的电压下降到M4的阈值电压后，输出信号OUT才会翻转为高电平。而对于下降沿的延时，可以将IN反向后输入图1的电路中，也可以将图1中的电阻R串接到Vf和M1的漏端之间，M3改为强PMOS管，M4改为弱NMOS管，形成如图2所示的下降沿延时电路。现有技术中，将上升沿延时电路和下降沿延时电路结合在一起，可以滤除一定宽度范围内的毛刺，但毛刺宽度越大，电路占用的面积就越大，从而增加芯片的硬件开销。公开号为CN103441750A的中国专利技术专利公开了一种高低压区信号传输系统，包括：逻辑产生电路、第一延时产生电路、第二延时产生电路、脉冲采沿电路、高低压区信号传输电路、毛刺滤波电路、状态锁存电路、上桥输出驱动电路及下桥输出驱动电路；状态锁存电路分别连接毛刺滤波电路及上桥输出驱动电路，状态锁存电路接收第一高电平时，状态锁存电路控制开启所述上桥输出驱动电路；接收第二高电平时，控制关闭所述上桥输出驱动电路。下桥输出驱动电路，根据所述第二延时控制信号开启及关闭。因而，上述高低压区信号传输系统能够降低功耗，且内置死区时间后，简化了电路，提高了抗干扰能力，使得高低压区信号传输更为可靠。该申请中将上升沿延时电路和下降沿延时电路结合在一起，但毛刺宽度越大，电路占用的面积就越大，从而增加芯片的硬件开销。因此，有必要提供一种新型的滤除毛刺电路以解决现有技术中存在的上述问题。
技术实现思路
本专利技术的目的在于提供一种滤除毛刺电路，以节省芯片面积。为实现上述目的，本专利技术的所述滤除毛刺电路，包括：信号变化检测模块，用于接收输入信号，然后根据所述输入信号输出控制信号；电流产生模块，与所述信号变化检测模块连接，用于根据所述控制信号判断是否输出偏置电压；以及毛刺消除主模块，与所述电流产生模块连接，用于接收所述输入信号和所述偏置电压，在所述偏置电压的控制下，消除所述输入信号中的毛刺。所述滤除毛刺电路的有益效果在于：电流产生模块与所述信号变化检测模块连接，用于根据所述控制信号判断是否输出偏置电压，毛刺消除主模块与所述电流产生模块连接，用于接收所述输入信号和所述偏置电压，在所述偏置电压的控制下，消除所述输入信号中的毛刺，能够大大节省芯片面积，且信号变化检测模块用于接收输入信号，然后根据所述输入信号输出控制信号，能够有效避免电流产生模块产生静态功耗。优选地，所述信号变化检测模块包括第一反相器单元组、第二反相器单元组、第三反相器单元组、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第一电容和第二电容，所述第一反相器单元组的第一输出端连接所述第一NMOS管的漏极和所述第二NMOS管的栅极，所述第一NMOS管的源极连接所述第二NMOS管的漏极、所述第一PMOS管的漏极和所述第二PMOS管的栅极，所述第一NMOS管的栅极连接所述第二NMOS管的源极和第二反相器单元组的输出端，所述第二PMOS管的漏端连接所述第三NMOS管的漏端、所述第二电容的一端和所述第三反相器单元组的输入端，所述第一反相器单元组的第一输出端连接所述第一电容的一端和所述第二反相器单元组的输入端，所述第一电容的另一端、所述第二电容的另一端和所述第一PMOS管的栅极均接地，所述第一PMOS管的源极和所述第三NMOS管的栅极均接输入电压。其有益效果在于：能够对输入信号进行检测，以输出控制信号。进一步优选地，所述第一反相器单元组包括第一反相器单元、第二反相器单元和第三反相器单元，所述第一反相器单元的输出端连接所述第二反相器单元的输入端和所述第三反相器单元的输入端。进一步优选地，所述第一反相器单元包括第三PMOS管和第四NMOS管，所述第三PMOS管的栅极和所述第四NMOS管的栅极均用于接收所述输入信号，所述第三PMOS管的漏极连接所述第四NMOS管的漏极，所述第三PMOS管的源极接输入电压，所述第四NMOS管的源极接地。其有益效果在于：便于对信号进行缓冲。进一步优选地，所述第二反相器单元包括第四PMOS管和第五NMOS管，所述第四PMOS管的栅极和所述第五NMOS管的栅极均连接所述第三PMOS管的漏极和所述第四NMOS管的漏极，所述第四PMOS管的源极接输入电压，所述第四PMOS管的漏极连接所述第五NMOS管的漏极和所述第一NMOS管的漏极，所述第五NMOS管的源极接地。其有益效果在于：便于对信号进行缓冲。进一步优选地，所述第三反相器单元包括第五PMOS管和第六NMOS管，所述第五PMOS管的栅极和所述第六NMOS管的栅极均连接所述第三PMOS管的漏极和所述第四NMOS管的漏极，所述第五PMOS管的源极接输入电压，所述第五PMOS管的漏极连接所述第六NMOS管的漏极和所述第一电容的一端，所述第六NMOS管的源极接地。其有益效果在于：便于对信号进行缓冲。进一步优选地，所述第一PMOS管、所述第三NMOS管、所述第五PMOS管和所述第六NMOS管的沟道宽度小于沟道长度。进一步优选地，所述第二反相器单元组包括第四反相器单元和第五反相器单元，所述第四反相器单元的输出端连接所述第五反相器单元的输入端。其有益效果在于：便于对信号进行两级缓冲。进一步优选地，所述第四反相器单元包括第六PMOS管和第七NMOS管，所述第六PMOS管的栅极连接所述第七NMOS管的栅极和所述第一电容的一端，所述第六PMOS管的漏极连接所述第七NMOS管的漏极，所述第六PMOS管的源极接输入电压，所述第七NMOS管的源极接地。其有益效果在于：便于对信号进行缓冲。进一步优选地，所述第五反相器单元包括第七PMOS管和第八NMOS管，所述第七PMOS管的栅极和所述第八NMOS管的栅极均连接所述第六PMOS管的漏极和所述第七NMOS管的漏极，所述第七PMOS管的漏极连接所述第八NMOS管的漏极和第二NMOS管的源极，所述第七PMOS管的源极接输入电压，所述第八NMOS管的源极接地。其有益效果在于：便于对信号进行缓冲。进一步优选地，所述第三反相器单元组包括第六反相器单元和第七反相器单元，所述第六反相器单元的输出端连接所述第七反相器单元的输入端。其有益效果在于：便于对信号进行两级缓冲。进一步优选地，所述第六反相器单元包括第八本文档来自技高网...

【技术保护点】
1.一种滤除毛刺电路，其特征在于，包括：/n信号变化检测模块，用于接收输入信号，然后根据所述输入信号输出控制信号；/n电流产生模块，与所述信号变化检测模块连接，用于根据所述控制信号判断是否输出偏置电压；以及/n毛刺消除主模块，与所述电流产生模块连接，用于接收所述输入信号和所述偏置电压，在所述偏置电压的控制下，消除所述输入信号中的毛刺。/n

【技术特征摘要】
1.一种滤除毛刺电路，其特征在于，包括：
信号变化检测模块，用于接收输入信号，然后根据所述输入信号输出控制信号；
电流产生模块，与所述信号变化检测模块连接，用于根据所述控制信号判断是否输出偏置电压；以及
毛刺消除主模块，与所述电流产生模块连接，用于接收所述输入信号和所述偏置电压，在所述偏置电压的控制下，消除所述输入信号中的毛刺。


2.根据权利要求1所述的滤除毛刺电路，其特征在于，所述信号变化检测模块包括第一反相器单元组、第二反相器单元组、第三反相器单元组、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第一电容和第二电容，所述第一反相器单元组的第一输出端连接所述第一NMOS管的漏极和所述第二NMOS管的栅极，所述第一NMOS管的源极连接所述第二NMOS管的漏极、所述第一PMOS管的漏极和所述第二PMOS管的栅极，所述第一NMOS管的栅极连接所述第二NMOS管的源极和所述第二反相器单元组的输出端，所述第二PMOS管的漏端连接所述第三NMOS管的漏端、所述第二电容的一端和所述第三反相器单元组的输入端，所述第一反相器单元组的第一输出端连接所述第一电容的一端和所述第二反相器单元组的输入端，所述第一电容的另一端、所述第二电容的另一端和所述第一PMOS管的栅极均接地，所述第一PMOS管的源极和所述第三NMOS管的栅极均接输入电压。


3.根据权利要求2所述的滤除毛刺电路，其特征在于，所述第一反相器单元组包括第一反相器单元、第二反相器单元和第三反相器单元，所述第一反相器单元的输出端连接所述第二反相器单元的输入端和所述第三反相器单元的输入端。


4.根据权利要求3所述的滤除毛刺电路，其特征在于，所述第一反相器单元包括第三PMOS管和第四NMOS管，所述第三PMOS管的栅极和所述第四NMOS管的栅极均用于接收所述输入信号，所述第三PMOS管的漏极连接所述第四NMOS管的漏极，所述第三PMOS管的源极接输入电压，所述第四NMOS管的源极接地。


5.根据权利要求4所述的滤除毛刺电路，其特征在于，所述第二反相器单元包括第四PMOS管和第五NMOS管，所述第四PMOS管的栅极和所述第五NMOS管的栅极均连接所述第三PMOS管的漏极和所述第四NMOS管的漏极，所述第四PMOS管的源极接输入电压，所述第四PMOS管的漏极连接所述第五NMOS管的漏极和所述第一NMOS管的漏极，所述第五NMOS管的源极接地。


6.根据权利要求4所述的滤除毛刺电路，其特征在于，所述第三反相器单元包括第五PMOS管和第六NMOS管，所述第五PMOS管的栅极和所述第六NMOS管的栅极均连接所述第三PMOS管的漏极和所述第四NMOS管的漏极，所述第五PMOS管的源极接输入电压，所述第五PMOS管的漏极连接所述第六NMOS管的漏极和所述第一电容的一端，所述第六NMOS管的源极接地。


7.根据权利要求6所述的滤除毛刺电路，其特征在于，所述第一PMOS管、所述第三NMOS管、所述第五PMOS管和所述第六NMOS管的沟道宽度小于沟道长度。


8.根据权利要求2所述的滤除毛刺电路，其特征在于，所述第二反相器单元组包括第四反相器单元和第五反相器单元，所述第四反相器单元的输出端连接所述第五反相器单元的输入端。


9.根据权利要求8所述的滤除毛刺电路，其特征在于，所述第四反相器单元包括第六PMOS管和第七NMOS管，所述第六PMOS管的栅极连接所述第七NMOS管的栅极和所述第一电容的一端，所述第六PMOS管的漏极连接所述第七NMOS管的漏极，所述第六PMOS管的源极接输入电压，所述第七NMOS管的源极接地。


10.根据权利要求9所述的滤除毛刺电路，其特征在于，所述第五反相器单元包括第七PMOS管和第八NMOS管，所述第七PMOS管的栅极和所述第八NMOS管的栅极均连接所述第六PMOS管的漏极和所述第七NMOS管的漏极，所述第七PMOS管的漏极连接所述第八NMOS管的漏极和第二NMOS管的源极，所述第七PMOS管的源极接输入电压，所述第八NMOS管的源极接地。


11.根据权利要求2所述的滤除毛刺电路，其特征在于，所述第三反相器单元组包括第六反相器单元和第七反相器单元，所述第六反相器单元的输出端连接所述第七反相器单元的输入端。


12.根据权利要求11所述的滤除毛刺电路，其特征在于，所述第六反相器单元包括第八PMOS管和第九NMOS管，所述第八PMOS管的栅极连接所述第九NMOS管的栅极和第二电容的一端，...

【专利技术属性】
技术研发人员：任建军，
申请(专利权)人：上海亿存芯半导体有限公司，
类型：发明
国别省市：上海;31