芯片测试管控方法及系统技术方案

本发明专利技术提供了一种芯片测试管控方法，包括：在待测芯片上设置测试信息存储区域，对所述待测芯片进行任意一种测试前，从所述测试信息存储区域读取测试信息，以判断是否进行当前测试，并在测试结束后，将当前测试的测试信息写入所述测试信息存储区域，在待测芯片上存储测试信息，并在测试前读取，能够保证当前测试的正确性，避免进行错误的测试，进而保证了测试流程的准确性。本发明专利技术还提供了一种芯片测试管控系统。管控系统。管控系统。

【技术实现步骤摘要】
芯片测试管控方法及系统


[0001]本专利技术涉及测试
，尤其涉及一种芯片测试管控方法及系统。

技术介绍

[0002]随着芯片设计的复杂性和质量要求的不断提高，芯片测试的要求也不断提高，很多芯片需要多道测试工序，比如第一次晶圆测试(Chip Probing，CP)，第二次晶圆测试(Chip Probing，CP)、第一次终测(Final Test，FT)、第二次终测(Final Test，FT)、质量保证测试(QualityAssurance，QA)、系统级测试(System Level Test，SLT)等，对测试工序流程管控的要求也不断提高，很多测试工厂也在不断提高厂内管理水平，通过系统化控制提升管控的有效性和准确性。
[0003]系统实际操作的执行者是人，可能会出现差错，无法保证测试流程按照所需的特定顺序执行。
[0004]因此，有必要提供一种新型的芯片测试管控方法及系统以解决现有技术中存在的上述问题。

技术实现思路

[0005]本专利技术的目的在于提供一种芯片测试管控方法及系统，保证测试流程的准确性。
[0006]为实现上述目的，本专利技术的所述芯片测试管控方法，其特征在于，包括：
[0007]在待测芯片上设置测试信息存储区域；
[0008]对所述待测芯片进行任意一种测试前，从所述测试信息存储区域读取测试信息，以判断是否进行当前测试，并在测试结束后，将当前测试的测试信息写入所述测试信息存储区域。
[0009]所述芯片测试管控方法的有益效果在于：在待测芯片上设置测试信息存储区域，对所述待测芯片进行任意一种测试前，从所述测试信息存储区域读取测试信息，以判断是否进行当前测试，并在测试结束后，将当前测试的测试信息写入所述测试信息存储区域，在待测芯片上存储测试信息，并在测试前读取，能够保证当前测试的正确性，避免进行错误的测试，进而保证了测试流程的准确性。
[0010]可选地，所述芯片测试管控方法还包括初始测试判断步骤，所述初始测试判断步骤包括：
[0011]判断当前测试是否为所述待测芯片的第一次测试；
[0012]若判断所述当前测试是所述待测芯片的第一次测试，则直接对所述待测芯片进行测试，并在测试结束后，将当前测试的测试信息写入所述测试信息存储区域。
[0013]可选地，所述对所述待测芯片进行任意一种测试前，从所述测试信息存储区域读取测试信息，以判断是否进行当前测试，并在测试结束后，将当前测试的测试信息写入所述测试信息存储区域，包括：
[0014]从所述测试信息存储区域读取在前测试的测试信息；
[0015]若从所述测试信息存储区域读取到在前测试的测试信息，则判断在前测试已经进行，然后进行当前测试。
[0016]可选地，所述对所述待测芯片进行任意一种测试前，从所述测试信息存储区域读取测试信息，以判断是否进行当前测试，并在测试结束后，将当前测试的测试信息写入所述测试信息存储区域，还包括：
[0017]从所述测试信息存储区域读取当前测试的测试信息；
[0018]若从所述测试信息存储区域读取到在前测试的测试信息，则判断当前测试已经进行，然后进行在后测试。
[0019]可选地，所述在待测芯片上设置测试信息存储区域，包括：
[0020]在所述待测芯片上设置至少13个字节的测试信息存储区域。
[0021]可选地，每一个字节的测试信息存储区域存储1个16进制数据。
[0022]可选地，所述在所述待测芯片上设置至少13个字节的测试信息存储区域，包括：
[0023]在所述待测芯片上设置5个字节的测试流程数据存储区域。
[0024]可选地，所述测试信息包括测试流程数据，所述测试流程数据包括测试流程标识数据和工厂代码数据，所述将当前测试的测试信息写入所述测试信息存储区域，包括将当前测试的所述测试流程数据写入所述测试流程数据存储区域。
[0025]可选地，所述在所述待测芯片上设置至少13个字节的测试信息存储区域，还包括：
[0026]在所述待测芯片上设置1个字节的型号类型数据存储区域。
[0027]可选地，所述在所述待测芯片上设置至少13个字节的测试信息存储区域，还包括：
[0028]在所述待测芯片上设置1个字节的容量数据存储区域。
[0029]可选地，所述在所述待测芯片上设置至少13个字节的测试信息存储区域，还包括：
[0030]在所述待测芯片上设置2个字节的低位坐标数据存储区域和两个字节的高位坐标数据存储区域。
[0031]可选地，所述在所述待测芯片上设置至少13个字节的测试信息存储区域，还包括：
[0032]在所述待测芯片上设置1个字节的晶圆地址数据存储区域。
[0033]可选地，所述在所述待测芯片上设置至少13个字节的测试信息存储区域，还包括：
[0034]在所述待测芯片上设置3个字节的备用存储区域。
[0035]本专利技术还提供了一种芯片测试管控系统，用于实现所述芯片测试管控方法，所述芯片测试管控系统包括设置单元、判断单元和记录单元，所述设置单元用于在待测芯片上设置测试信息存储区域；所述判断单元用于对所述待测芯片进行任意一种测试前，从所述测试信息存储区域读取测试信息，以判断是否进行当前测试；所述记录单元用于在测试结束后，将当前测试的测试信息写入所述测试信息存储区域。
[0036]所述芯片测试管控系统的有益效果在于：所述设置单元用于在待测芯片上设置测试信息存储区域，所述判断单元用于对所述待测芯片进行任意一种测试前，从所述测试信息存储区域读取测试信息，以判断是否进行当前测试，所述记录单元用于在测试结束后，将当前测试的测试信息写入所述测试信息存储区域，在待测芯片上存储测试信息，并在测试前读取，能够保证当前测试的正确性，避免进行错误的测试，进而保证了测试流程的准确性。
附图说明
[0037]图1为本专利技术芯片测试管控方法的流程图；
[0038]图2为本专利技术芯片测试管控系统的结构框图。
具体实施方式
[0039]为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本专利技术所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
[0040]针对现有技术存在的问题，本专利技术的实施例提供了一种芯片测试管控方法。参照图1，所述芯片测试管控方法包括以下步骤：
[0041]S1：在待测芯片上设置测试信息存储区域；
[0042]S2：对所述待测芯片进行任意一种本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片测试管控方法，其特征在于，包括：在待测芯片上设置测试信息存储区域；对所述待测芯片进行任意一种测试前，从所述测试信息存储区域读取测试信息，以判断是否进行当前测试，并在测试结束后，将当前测试的测试信息写入所述测试信息存储区域。2.根据权利要求1所述的芯片测试管控方法，其特征在于，还包括初始测试判断步骤，所述初始测试判断步骤包括：判断当前测试是否为所述待测芯片的第一次测试；若判断所述当前测试是所述待测芯片的第一次测试，则直接对所述待测芯片进行测试，并在测试结束后，将当前测试的测试信息写入所述测试信息存储区域。3.根据权利要求1或2所述的芯片测试管控方法，其特征在于，所述对所述待测芯片进行任意一种测试前，从所述测试信息存储区域读取测试信息，以判断是否进行当前测试，并在测试结束后，将当前测试的测试信息写入所述测试信息存储区域，包括：从所述测试信息存储区域读取在前测试的测试信息；若从所述测试信息存储区域读取到在前测试的测试信息，则判断在前测试已经进行，然后进行当前测试。4.根据权利要求3所述的芯片测试管控方法，其特征在于，所述对所述待测芯片进行任意一种测试前，从所述测试信息存储区域读取测试信息，以判断是否进行当前测试，并在测试结束后，将当前测试的测试信息写入所述测试信息存储区域，还包括：从所述测试信息存储区域读取当前测试的测试信息；若从所述测试信息存储区域读取到在前测试的测试信息，则判断当前测试已经进行，然后进行在后测试。5.根据权利要求1所述的芯片测试管控方法，其特征在于，所述在待测芯片上设置测试信息存储区域，包括：在所述待测芯片上设置至少13个字节的测试信息存储区域。6.根据权利要求5所述的芯片测试管控方法，其特征在于，每一个字节的测试信息存储区域存储1个16进制数据。7.根据权利要求5所述的芯片测试管控方法，其特征在于，所述在所述待测芯片上设置至少13个字节的测试信息存储区域，包...

【专利技术属性】
技术研发人员：梅彬，何将伟，郝清山，
申请(专利权)人：上海亿存芯半导体有限公司，
类型：发明
国别省市：