行解码结构及存储器制造技术

本发明专利技术提供了一种行解码结构及存储器，所述行解码结构包括存储阵列、列解码单元、第一行解码单元、第二行解码单元、逻辑控制单元和地址进位单元；所述存储阵列包括至少两页存储单元，每页所述存储单元包括第一部分存储单元和第二部分存储单元，所述第一部分存储单元均与所述第一行解码单元连接，所述第二部分存储单元均与所述第二行解码单元，所述地址进位单元用于向所述第一行解码单元输入含有地址进位标记的字线地址，提升了存储器连续读操作时的最快读取速度，保证了串行连续读取的可靠性。

【技术实现步骤摘要】
行解码结构及存储器
本专利技术涉及存储器
，尤其涉及一种行解码结构及存储器。
技术介绍
现有技术中，如图1和图2所示，行存储器包括行解码单元、存储阵列第一页存储单元、存储阵列第二页存储单元，行解码单元的输出第一字线WL<n>和第二字线WL<n+1>。第一字线WL<n>连接存储阵列第一页存储单元，第二字线WL<n+1>连接存储阵列第二页存储单元。在串行连续读取存储器过程中，由存储器的当前页切换至下一页时，即由存储阵列第一页存储单元的Byte(m)切换至存储阵列第二页存储单元的Byte(0)时，由于存储器的下一页的字线WL<n+1>需要建立时间，探测电压VSENSE重新施加至存储器的下一页也需要建立时间tsu，图2中tsu为PCL<n>至PCL<n+1>节点所需要的时间，PCL<n>为第一页存储单元的Byte(m)的电压检测节点，PCL<n+1>为存储阵列第二页存储单元的Byte(0)的检测电压节点。对存储器的第一字节读取的有效时间比其他字节短，为保证读取结果的可靠性，需要相对更慢的频率来读取下一页的字节，从而限制了存储器整体的最高读取速率。现有技术中，还有一种大容量存储器的存储器，为了提高存储器整体的最高读取速率，图3为现有技术中大容量存储器的存储器结构示意图。参照图3，该大容量存储器的存储器包括，若干存储块，相邻地址的数据存储在不同的存储块中，每一个存储块均连接一列解码数据缓存单元，存储器在存储块间交替读取。在读取当前块数据时，下一块的地址和所需探测电压完全建立，提高了存储器整体的最高读取速率。但是该大容量存储器的存储器为了保证每个存储块均能完成字节、页的擦写功能，需要设置多个列解码和数据缓存单元。但是对于带电可擦可编程只读存储器来说，浪费过多面积来设置解码单元，会增加芯片的面积及成本。公开号为CN112735497A的专利技术专利公开了一种字线建立方法，包括根据字节的位数将存储器中每一存储单元中的字线划分为若干页；在所述字线的首页和所述首页的相邻页之间连接字线缓冲电路，以加快所述字线的建立速度。该专利技术通过在字线的首页和首页的相邻页之间连接字线缓冲电路，可以加快字线首页的建立速度，从而减少字线切换时字线的建立时间，进而在增加尽可能小的版图面积的基础上，有效地解决SPI闪存存储器中字线建立的瓶颈。但是该专利技术增加了字线缓冲电路，字线在建立过程中需要经过缓冲电路的缓冲，经过缓冲电路的时间会降低存储器的最高读取速率。因此，有必要提供一种行解码结构及存储器以解决上述的现有技术中存在的问题。
技术实现思路
本专利技术的目的在于提供一种行解码结构及存储器，以解决非易失性存储器在切换页地址时的读取速度不快、连续读操作时读取速度不快、增加缓冲电路降低存储器的最高读取速率的问题。为实现上述目的，本专利技术的所述行解码结构包括存储阵列、列解码单元、第一行解码单元、第二行解码单元、逻辑控制单元和地址进位单元，所述存储阵列与所述列解码单元连接；所述存储阵列包括至少两页存储单元，每页所述存储单元包括第一部分存储单元和第二部分存储单元，所述第一部分存储单元均与所述第一行解码单元连接，所述第二部分存储单元均与所述第二行解码单元连接，其中，所述第一部分存储单元和所述第二部分存储单元均包括至少一个存储单元；所述地址进位单元分别与所述第一行解码单元、所述第二行解码单元、列解码单元和所述逻辑控制单元连接，所述逻辑控制单元用于向所述第二行解码单元和所述地址进位单元的第一输入端输入高位地址以及向所述列解码单元和所述地址进位单元的第二输入端输入低位地址，所述地址进位单元用于向所述第一行解码单元输入含有地址进位标记的字线地址。本专利技术的所述行解码结构的有益效果在于：当所述行解码结构连续读至当前页存储单元电连接的第二行解码单元连接的存储单元内字节时，所述地址进位单元向所述第一行解码单元输入含有地址进位标记的字线地址，地址进位单元产生地址进位标记“1”，使第一行解码单元输出提前转变为下一页的字线，因此可以提前至少一个字节的读取时间，提前的至少一个字节的读取时间可作为下一页存储单元的字线和探测电压的建立时间，从而使得下一页存储单元的字线的建立时间和下一页的探测电压建立时间不会占用下一页第一个字节的读取时间，从而使下一页第一个字节的读取时间不变，保证了连续串行连续读取结果的可靠性。本专利技术的所述行解码结构提高了存储器在切换页地址时的读取速度，解决了增加缓冲电路降低存储器的最高读取速率的问题，提升了存储器连续读操作时的最快读取速度。优选地，所述地址进位单元包括与门和若干半加器，所述与门的输出端连接其中一个半加器的加数输入端，每个所述半加器的进位端连接相邻所述半加器的加数输入端。其有益效果在于：每次读至当前页存储单元的电连接至第二数据单元连接的当前页存储单元内字节时，通过地址进位单元产生地址进位标记“1”，使第一行解码单元的输出从当前页存储单元的字线自动跳转至下一页存储单元的字线，从而提前了一个字节的读取时间，节省了下一页存储单元的字线和探测电压建立的时间。进一步优选地，所述与门的第一输入端通过所述低位地址与所述列解码单元的输入端连接，所述与门的第二输入端连接读取线。进一步优选地，所述半加器的数据输出端通过所述字线地址连接所述第一行解码单元，所述半加器的被加数输入端连接所述高位地址。优选地，所述列解码单元的输出端连接若干字节选择线，所述字节选择线连接所述存储单元。优选地，所述第一行解码单元的输出端连接若干第一字线，每一所述第一字线均连接一页存储单元中的所述第一部分存储单元。进一步优选地，当所述行解码结构读取至当前页存储单元电连接的所述第二部分存储单元内的字节时，所述地址进位单元产生地址进位标记，所述第一行解码单元接收所述地址进位标记后，所述第一行解码单元的输出连接至所述下一页存储单元连接的所述第一字线；所述当前页存储单元为正在读取的存储单元，所述下一页存储单元为未读取的所述当前页存储单元的相邻页存储单元。优选地，所述第二行解码单元的输出端连接若干第二字线，每一所述第二字线连接所述一页存储单元中的所述第一部分存储单元。优选地，所述存储单元为非易失性存储单元。本专利技术还提供一种存储器，包括本专利技术所述的行解码结构。本专利技术的所述存储器的有益效果在于：所述存储器包括本专利技术的所述行解码结构，所述存储器提高了存储器在切换页地址时的读取速度，提升了连续读操作的最快读取速度，提升了存储器连续读操作时的最快读取速度。附图说明图1为现有技术中一种存储器的解码单元结构示意图；图2为图1存储器的解码单元对应的时序电路图；图3为现有技术中一种大容量存储器的存储器解码单元的工作状态示意图；图4为本专利技术的行解码结构的示意图；图5为本专利技术的地址进位单元电路图；图6为现有技术中带电可擦可编程只读存储器在读取时的电路时序图本文档来自技高网...

【技术保护点】
1.一种行解码结构，其特征在于，包括存储阵列、列解码单元、第一行解码单元、第二行解码单元、逻辑控制单元和地址进位单元，所述存储阵列与所述列解码单元连接；/n所述存储阵列包括至少两页存储单元，每页所述存储单元包括第一部分存储单元和第二部分存储单元，所述第一部分存储单元均与所述第一行解码单元连接，所述第二部分存储单元均与所述第二行解码单元连接，其中，所述第一部分存储单元和所述第二部分存储单元均包括至少一个存储单元；/n所述地址进位单元分别与所述第一行解码单元、所述第二行解码单元、列解码单元和所述逻辑控制单元连接，所述逻辑控制单元用于向所述第二行解码单元和所述地址进位单元的第一输入端输入高位地址以及向所述列解码单元和所述地址进位单元的第二输入端输入低位地址，所述地址进位单元用于向所述第一行解码单元输入含有地址进位标记的字线地址。/n

【技术特征摘要】
1.一种行解码结构，其特征在于，包括存储阵列、列解码单元、第一行解码单元、第二行解码单元、逻辑控制单元和地址进位单元，所述存储阵列与所述列解码单元连接；
所述存储阵列包括至少两页存储单元，每页所述存储单元包括第一部分存储单元和第二部分存储单元，所述第一部分存储单元均与所述第一行解码单元连接，所述第二部分存储单元均与所述第二行解码单元连接，其中，所述第一部分存储单元和所述第二部分存储单元均包括至少一个存储单元；
所述地址进位单元分别与所述第一行解码单元、所述第二行解码单元、列解码单元和所述逻辑控制单元连接，所述逻辑控制单元用于向所述第二行解码单元和所述地址进位单元的第一输入端输入高位地址以及向所述列解码单元和所述地址进位单元的第二输入端输入低位地址，所述地址进位单元用于向所述第一行解码单元输入含有地址进位标记的字线地址。


2.如权利要求1所述的行解码结构，其特征在于，所述地址进位单元包括与门和若干半加器，所述与门的输出端连接其中一个半加器的加数输入端，每个所述半加器的进位端连接相邻所述半加器的加数输入端。


3.如权利要求2所述的行解码结构，其特征在于，所述与门的第一输入端通过所述低位地址与所述列解码单元的输入端连接，所述与门的第二输入端连接读取线。


4.如权利要求2所述的行解码结构，其特征在于，所述半...

【专利技术属性】
技术研发人员：蔡晓波，任建军，
申请(专利权)人：上海亿存芯半导体有限公司，
类型：发明
国别省市：上海;31