电阻存储器器件及其编程方法技术

公开了一种对电阻存储器器件进行编程的方法，以及一种对应的电阻存储器器件。该方法包括：响应于写入命令，将写入脉冲施加到布置在选定字线与选定位线相交的区域中的选定存储器单元；以及在施加写入脉冲之后，将伪脉冲施加到至少一个未选存储器单元。至少一个未选存储器单元连接到以下中的至少一项：选定字线、选定位线、与选定字线相邻的第一字线和与选定位线相邻的第一位线。

【技术实现步骤摘要】
电阻存储器器件及其编程方法相关申请的交叉引用本申请要求2020年2月6日向韩国知识产权局提交的韩国专利申请No.10-2020-0014347的优先权，其全部内容以引用方式并入本文中。
本公开涉及存储器器件，更具体地，涉及电阻存储器器件以及对电阻存储器器件进行编程的方法。
技术介绍
闪存以及诸如相变RAM(PRAM)、纳米浮栅存储器器(NFGM)、聚合物RAM(PoRAM)、磁性RAM(MRAM)、铁电RAM(FeRAM)和电阻RAM(RRAM)之类的电阻存储器器件是非易失性存储器器件的示例。电阻存储器器件共享DRAM的高速特性和闪存的非易失性特性。电阻存储器器件的存储器单元可以具有根据编程数据的电阻分布。
技术实现思路
本专利技术构思的实施例提供了一种对电阻存储器器件进行编程的方法，该方法包括：响应于写入命令，写入驱动器将写入脉冲施加到布置在选定字线与选定位线相交的区域中的选定存储器单元；以及在施加写入脉冲之后，写入驱动器将伪脉冲施加到至少一个未选存储器单元。至少一个未选存储器单元连接到以下中的至少一项：选定字线、选定位线、与选定字线相邻的第一字线和与选定位线相邻的第一位线。本专利技术构思的实施例还提供一种对电阻存储器器件进行编程的方法，该方法包括：响应于第一写入命令，写入驱动器将复位写入脉冲施加到布置在第一选定字线与第一选定位线相交的区域中的选定存储器单元；在施加复位写入脉冲之后，写入驱动器将第一伪脉冲施加到与以下中的至少一项连接的至少一个第一未选存储器单元：第一选定字线、第一选定位线、与第一选定字线相邻的第一字线以及与第一选定位线相邻的第一位线；响应于第二写入命令，写入驱动器将设置的写入脉冲施加到布置在第二选定字线与第二选定位线相交的区域中的第二选定存储器单元；以及在施加设置的写入脉冲之后，写入驱动器将第二伪脉冲施加到与以下中的至少一项连接的至少一个第二未选存储器单元：第二选定字线、第二选定位线、与第二选定字线相邻的第二字线和与第二选定位线相邻的第二位线。第一未选存储器单元的数量大于第二未选存储器单元的数量。本专利技术构思的实施例还提供一种电阻存储器器件，该电阻存储器器件包括：存储器单元区域，包括第一金属焊盘；外围电路区域，包括第二金属焊盘，并通过第一金属焊盘和第二金属焊盘竖直连接到存储器单元区域；在存储器单元区域中的存储器单元阵列，该存储器单元阵列包括分别布置在多条字线与多条位线相交的区域中的多个存储器单元；以及在外围电路区域中的写入/读取电路，该写入/读取电路被配置成在对多个存储器单元中的选定存储器单元的写入操作期间，将写入脉冲施加到多个存储器单元中的选定存储器单元，并且将伪脉冲施加到多个存储器单元中的至少一个未选存储器单元。至少一个未选存储器单元连接到以下中的至少一项：与选定存储器单元连接的选定字线、与选定存储器单元连接的选定位线、与选定字线相邻的第一字线和与选定位线相邻的第一位线。本专利技术构思的实施例还提供一种电阻存储器器件，包括：存储器单元阵列，包括分别布置在多条字线与多条位线相交的区域中的多个存储器单元；以及写入/读取电路，其被配置成在对多个存储器单元的选定存储器单元的写入操作期间，将写入脉冲施加到多个存储器单元的选定存储器单元，并且将伪脉冲施加到多个存储器单元的至少一个未选存储器单元。至少一个未选存储器单元连接到以下中的至少一项：与选定存储器单元连接的选定字线、与选定存储器单元连接的选定位线、与选定字线相邻的第一字线和与选定位线相邻的第一位线。本专利技术构思的实施例还提供了一种电阻存储器器件，包括：存储器单元阵列，包括分别布置在多条字线与多条位线相交的区域中的多个存储器单元；控制器，被配置成响应于来自主机的写入请求，从存储器单元阵列中确定选定存储器单元，并从存储器单元阵列中确定至少第一和第二组未选存储器单元；以及写入/读取电路，被配置成在响应于控制器的写入操作期间，将写入脉冲施加到选定存储器单元，将第一伪脉冲施加到第一组未选存储器单元，并且将第二伪脉冲施加到第二组未选存储器单元。附图说明通过结合附图进行的以下详细描述，将更清楚地理解本专利技术构思的实施例，其中：图1示出了根据专利技术构思的实施例的存储器系统的方框图；图2示出了根据专利技术构思的实施例的图1中的存储器器件的方框图；图3示出了根据本专利技术构思的实施例的存储器单元；图4A示出了图3的存储器单元的可变电阻器元件的设置写入和复位写入的曲线图；图4B示出了当图3的存储器单元是单级单元时根据电阻的存储器单元的分布的曲线图；图5A示出了选定存储器单元的阈值电压分布的曲线图；图5B示出了未选存储器单元的阈值电压分布的曲线图；图6更详细地示出了根据本专利技术构思的实施例的图2的存储器器件的一部分；图7示出了根据本专利技术构思的实施例的多个单元组的施加电压；图8示出了根据本专利技术构思的实施例的对存储器器件进行编程的方法的流程图；图9A、图9B和图9C示出了根据本专利技术构思的实施例的施加到选定存储器单元的写入脉冲和施加到未选存储器单元的伪脉冲；图10示出了根据本专利技术构思的实施例的用于选定存储器单元的阈值电压分布和用于未选存储器单元的阈值电压分布；图11示出了根据本专利技术构思的实施例的存储器单元阵列；图12示出了根据专利技术构思的实施例的图11中所示的存储器单元的施加电压；图13示出了根据本专利技术构思的实施例的存储器单元阵列；图14示出了根据本专利技术构思的实施例的图13中所示的存储器单元的施加电压；图15示出了根据专利技术构思的实施例的存储器单元阵列；图16示出了根据本专利技术构思的实施例的图15中所示的存储器单元的施加电压；图17示出了根据本专利技术构思的实施例的用于执行存储器器件的伪读取操作的组件的电路图；图18示出了根据本专利技术构思的实施例的对未选存储器单元的伪读取操作的时序图；图19示出了根据本专利技术构思的实施例的对存储器器件进行编程的方法的流程图；图20示出了根据专利技术构思的实施例的具有外围单元(COP)结构的存储器器件；图21示出了根据本专利技术构思的一些实施例的存储器器件被应用于固态驱动器(SSD)系统的示例的方框图；以及图22示出了根据本专利技术构思的实施例的具有芯片对芯片结构的存储器器件。具体实施方式在下文中，将参考附图详细描述本专利技术构思的实施例。如在本专利技术构思的领域中传统的那样，可以根据实现所描述的一个或多个功能的块来描述和示出实施例。这些块在本文中可以称为单元或模块等，由诸如逻辑门等模拟和/或数字电路、集成电路、微处理器、微控制器、存储器电路、无源电子组件、有源电子组件、光学组件、硬接线电路等物理实现，并且可以可选地由固件和/或软件驱动。电路可以例如在一个或多个半导体芯片中具体实施，或者在诸如印刷电路板等的基板支撑件上具体实施。可以通过专用硬件，或者通过处理器(例如，一个或多个编程的微处理器和关联电路)，或者通过执行块的一些功能的专用本文档来自技高网...

【技术保护点】
1.一种对电阻存储器器件进行编程的方法，所述方法包括：/n响应于写入命令，写入驱动器将写入脉冲施加到布置在选定字线与选定位线相交的区域中的选定存储器单元；以及/n在施加所述写入脉冲之后，所述写入驱动器将伪脉冲施加到至少一个未选存储器单元，/n其中所述至少一个未选存储器单元连接到以下中的至少一项：所述选定字线、所述选定位线、与所述选定字线相邻的第一字线和与所述选定位线相邻的第一位线。/n

【技术特征摘要】
20200206 KR 10-2020-00143471.一种对电阻存储器器件进行编程的方法，所述方法包括：
响应于写入命令，写入驱动器将写入脉冲施加到布置在选定字线与选定位线相交的区域中的选定存储器单元；以及
在施加所述写入脉冲之后，所述写入驱动器将伪脉冲施加到至少一个未选存储器单元，
其中所述至少一个未选存储器单元连接到以下中的至少一项：所述选定字线、所述选定位线、与所述选定字线相邻的第一字线和与所述选定位线相邻的第一位线。


2.根据权利要求1所述的方法，其中所述至少一个未选存储器单元包括在第一单元组中的至少一个第一存储器单元、以及在第二单元组中的至少一个第二存储器单元，
其中所述至少一个第一存储器单元与所述选定存储器单元之间的距离小于所述至少一个第二存储器单元与所述选定存储器单元之间的距离。


3.根据权利要求2所述的方法，其中所述至少一个第一存储器单元与所述选定存储器单元相邻，并且所述至少一个第二存储器单元与所述选定存储器单元不相邻。


4.根据权利要求2所述的方法，其中所述至少一个第一存储器单元被布置在所述选定位线与所述第一字线相交的区域中，并且所述至少一个第二存储器单元被布置在所述选定字线与所述第一位线相交的区域中。


5.根据权利要求2所述的方法，其中施加所述伪脉冲包括：
将第一伪脉冲施加到所述第一单元组中的所述至少一个第一存储器单元；以及
将第二伪脉冲施加到所述第二单元组中的所述至少一个第二存储器单元。


6.根据权利要求5所述的方法，其中施加所述第二伪脉冲是在施加所述第一伪脉冲之后执行的。


7.根据权利要求5所述的方法，其中施加所述第一伪脉冲和施加所述第二伪脉冲是并行执行的。


8.根据权利要求5所述的方法，其中所述至少一个第一存储器单元包括多个第一存储器单元，并且
所述至少一个第二存储器单元包括多个第二存储器单元，
其中施加所述第一伪脉冲包括将所述第一伪脉冲顺序地施加到所述多个第一存储器单元，并且
施加所述第二伪脉冲包括将所述第二伪脉冲顺序地施加到所述多个第二存储器单元。


9.根据权利要求5所述的方法，其中所述至少一个第一存储器单元包括多个第一存储器单元，并且
所述至少一个第二存储器单元包括多个第二存储器单元，
其中施加所述第一伪脉冲包括将所述第一伪脉冲并行地施加到所述多个第一存储器单元，并且
施加所述第二伪脉冲包括将所述第二伪脉冲并行地施加到所述多个第二存储器单元。


10.根据权利要求5所述的方法，其中所述第一伪脉冲具有第一脉冲宽度，并且所述第二伪脉冲具有小于所述第一脉冲宽度的第二脉冲宽度。


11.根据权利要求5所述的方法，其中所述第一伪脉冲具有第一幅度，并且所述第二伪脉冲具有小于所述第一幅度的第二幅度。


12.根据权利要求1所述的方法，其中所述写入脉冲对应于复位写入脉冲。


13.根据权利要求1所述的方法，其中所述伪脉冲的幅度小于所述写入脉冲的幅度，或者所述伪脉冲的脉冲宽度小于所述写入脉冲的脉冲宽度。
<...

【专利技术属性】
技术研发人员：郑文基，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR