应用于电子器件的混合封装方法及混合封装结构技术

本发明专利技术公开了一种应用于电子器件的混合封装方法及混合封装结构。所述应用于电子器件的混合封装方法包括：将至少一基板或者至少一基板与至少一第一芯片与导线框架结合；对结合有所述基板或所述第一芯片与基板的导线框架进行打线键合处理，之后进行封装处理。本发明专利技术实施例提供的一种应用于电子器件的混合封装方法能够匹配电路实现芯片集成、高要求的芯片散热能力、降低封装热阻、芯片性能稳定、降级成本、减薄电子设备外观体积以及提升PCB单位面积使用效率等优点。

【技术实现步骤摘要】
应用于电子器件的混合封装方法及混合封装结构
本专利技术特别涉及一种应用于电子器件的混合封装方法及混合封装结构，属于半导体封装

技术介绍
导线框架封装产品(如QFN/DFN封装)只能贴装单芯片或多芯片来实现电路集成,但芯片内部结构无法通过大电流、大电压,功率无法做到太高,满足不了所有市场需求；基板封装产品(如LGA/BGApackage)可以满足大电流、大电压,设计电路匹配实现芯片集成，但无法满足高散热要求的功率器件,性能不稳定,工作效率低,而且制作成本较高。
技术实现思路
本专利技术的主要目的在于提供一种应用于电子器件的混合封装方法及混合封装结构，以克服现有技术中的不足。为实现前述专利技术目的，本专利技术采用的技术方案包括：本专利技术实施例提供了一种应用于电子器件的混合封装方法，其包括：将至少一基板或者至少一基板与至少一第一芯片与导线框架结合；对结合有所述基板或所述第一芯片与基板的导线框架进行打线键合处理，之后进行封装处理。进一步的，所述应用于电子器件的混合封装方法具体包括：至少通过点胶贴片、刷胶贴片、倒装贴片中的任意一种方式将至少一第一芯片贴装于所述导线框架上。进一步的，所述应用于电子器件的混合封装方法具体包括：至少通过点胶贴片或焊接贴片中的任意一种方式将至少一基板贴装在所述导线框架上。进一步的，所述应用于电子器件的混合封装方法具体包括：将至少一基板与至少一第一芯片同时贴装到导线框架上，或者，将至少一基板与至少一第一芯片按设定顺序贴装到导线框架上。进一步的，所述应用于电子器件的混合封装方法包括：在所述基板上结合至少一元器件和/或至少一第二芯片，之后将所述基板与导线框架结合。进一步的，至少通过点胶贴片、刷胶贴片、倒装贴片中的任意一种方式将至少一第二芯片贴装于基板上。进一步的，至少通过焊接方式使至少一元器件结合在基板上。进一步的，所述第一芯片或第二芯片包括硅芯片、砷化镓芯片、氮化镓芯片、碳化硅芯片中的任意一种或两种以上的组合，但不限于此。进一步的，所述元器件包括电阻、电容、电感中的任意一种或两种以上的组合，但不限于此。进一步的，所述基板包括多陶瓷基板、混合烧结基板、覆铜基板、软板中的任意一种或两种以上的组合，但不限于此。进一步的，所述应用于电子器件的混合封装方法具体包括：通过金属线连接所述第一芯片、基板以及导线框架。进一步的，所述应用于电子器件的混合封装方法具体包括至少采用注塑包封方式实现所述的封装处理。本专利技术实施例还提供了一种应用于电子器件的混合封装结构，其包括至少一基板或至少一基板与至少一第一芯片、导线框架和塑封体，至少是所述基板或所述基板与第一芯片、导线框架均被封装于所述塑封体内，所述基板和至少一第一芯片均结合在所述导线框架上，所述基板、第一芯片、导线框架中的任一者上还键合有金属线，以至少使所述基板或所述基板及第一芯片与导线框架电连接，所述基板上还结合有至少一元器件和/或至少一第二芯片。进一步的，所述第一芯片或第二芯片包括硅芯片、砷化镓芯片、氮化镓芯片、碳化硅芯片中的任意一种或两种以上的组合，但不限于此。进一步的，所述元器件包括电阻、电容、电感中的任意一种或两种以上的组合，但不限于此。进一步的，所述基板包括多陶瓷基板、混合烧结基板、覆铜基板、软板中的任意一种或两种以上的组合，但不限于此。与现有技术相比，本专利技术的优点包括：本专利技术实施例提供的一种应用于电子器件的混合封装方法能够匹配电路实现芯片集成、高要求的芯片散热能力、降低封装热阻、芯片性能稳定、降级成本、减薄电子设备外观体积以及提升PCB单位面积使用效率等优点。附图说明图1是本专利技术一典型实施案例中一种基板的结构示意图；图2是本专利技术一典型实施案例中一种形成有元器件和芯片基板的结构示意图；图3是本专利技术一典型实施案例中芯片贴片在基板上的结构示意图；图4是本专利技术一典型实施案例中基板贴片在导线框架上的结构示意图；图5是本专利技术一典型实施案例中芯片贴片在导线框架上的结构示意图。具体实施方式鉴于现有技术中的不足，本案专利技术人经长期研究和大量实践，得以提出本专利技术的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明，若非特别说明，本专利技术实施例所采用的加工工艺均可以采用本领域技术人员已知的。混合封装(HybridPackage)结构既能实现芯片集成、又能满足高散热要求、降低成本，基板和导线框架混合制作的方案是一种全新的电路集成、高散热的混合(Hybrid)封装形式，塑封体内包含了芯片贴片(dieattached)、基板(laminate)贴片(基板上包含了元器件、芯片)，利用塑封体内最大极限空间，能够匹配电路实现芯片集成、高要求的芯片散热能力、降低封装热阻、提高芯片性能稳定、降级成本、减薄电子设备外观体积以及提升PCB单位面积使用效率等优点。本专利技术实施例提供了一种基板(laminate)和导线框架(lead-frame)混合制作的方法，塑封体内包含了芯片贴片、基板贴片(基板上包含了焊接元器件、贴装芯片等制程)，基板匹配混合封装形式能够实现芯片高集成、满足芯片高散热需求、电性能持续稳定、降低成本、减薄电子器件外观体积以及提升PCB板的单位面积使用效率等目的。目前SMD(被动元器件)多采用inQFN/DFNpackage进行封装，但是现有的元器件满足不了复杂电路集成的需求；QFN/DFN对die(集成电路裸片)封装工艺也比较普遍，但是多die产品对封装的体积要求较高，各die应用不同，贴片工艺也不同，不同wafer(晶圆)的成本也较高，较之现有技术，本专利技术提供的封装结构和方法的电路调试灵活(通过元器件来调试最佳性能，如果是wafer的话，tapeout后性能就固定了)、性能稳定(可以选用highQ值元器件)。本专利技术提供的应用于电子器件的封装结构和方法还需考量基板的Warpage(翘曲)因子，比如铜的CTE16,Epoxy(Ag)CTE20，那么基板的CTE(热膨胀系数)需要适配在10-20之间，避免高温焊接/固化过程中翘曲严重、应力太大而导致封装可靠性失效。本专利技术提供的应用于电子器件的封装结构和方法在贴片工艺选择方法需要考虑基板Loading(装载)方式，比如是Tapping(类似Components-SMD)或类似贴蓝膜解UV(Diepickup的形式)，基板厚度等参数可以参考OSAT(封测代工)现有QFN/DFNMoldCap厚度来设置。本专利技术提供的应用于电子器件的封装结构方法在封装贴片中需要注意:1)吸嘴的选型(吸取基板贴片)：需要根据基板的layout(布局)及元器件SMD(表面贴装器件)位置来设计吸嘴的镂空高度及edgewidth(边缘宽度)，以防止压伤基板走线及碰撞元器件；2)DAmachine(dieattached)吸取的真空强度调试，当基板上的元器件数量较多、芯片体积较厚时，重量比本文档来自技高网...

【技术保护点】
1.一种应用于电子器件的混合封装方法，其特征在于包括：/n将至少一基板或者至少一基板与至少一第一芯片与导线框架结合；/n对结合有所述基板或所述第一芯片与基板的导线框架进行打线键合处理，之后进行封装处理。/n

【技术特征摘要】
1.一种应用于电子器件的混合封装方法，其特征在于包括：
将至少一基板或者至少一基板与至少一第一芯片与导线框架结合；
对结合有所述基板或所述第一芯片与基板的导线框架进行打线键合处理，之后进行封装处理。


2.根据权利要求1所述应用于电子器件的混合封装方法，其特征在于具体包括：至少通过点胶贴片、刷胶贴片、倒装贴片中的任意一种方式将至少一第一芯片贴装于所述导线框架上。


3.根据权利要求1所述应用于电子器件的混合封装方法，其特征在于具体包括：至少通过点胶贴片或焊接贴片中的任意一种方式将至少一基板贴装在所述导线框架上。


4.根据权利要求1所述应用于电子器件的混合封装方法，其特征在于具体包括：将至少一基板与至少一第一芯片同时贴装到导线框架上，或者，将至少一基板与至少一第一芯片按设定顺序贴装到导线框架上。


5.根据权利要求1所述应用于电子器件的混合封装方法，其特征在于包括：在所述基板上结合至少一元器件和/或至少一第二芯片，之后将所述基板与导线框架结合；
优选的，至少通过点胶贴片、刷胶贴片、倒装贴片中的任意一种方式将至少一第二芯片贴装于基板上；
优选的，至少通过焊接方式使至少一元器件结合在基板上。


6.根据权利要求5所述应用于电子器件的混合封装方法，其特征在于：所述第一芯片或第二芯片包括硅芯片、砷化镓芯片、氮化镓芯片、碳化硅...

【专利技术属性】
技术研发人员：潘保顺，彭虎，
申请(专利权)人：苏州华太电子技术有限公司，
类型：发明
国别省市：江苏;32