通信控制方法及装置、电子设备、计算机可读存储介质制造方法及图纸

本发明专利技术公开了一种通信控制方法及装置、电子设备、计算机可读存储介质。其中，该方法包括：接收访问请求；基于访问请求，确定访问请求的类型，其中，访问请求的类型包括：读控制模式或者写控制模式；基于访问请求的类型，控制目标通信帧模块对待传输数据进行编码处理，得到目标编码数据；将目标编码数据传输至现场可编程逻辑门阵列FPGA的缓存模块。本发明专利技术解决了相关技术中现场可编程门阵列FPGA无法实现并行处理任务，容易造成通信卡顿的技术问题。

【技术实现步骤摘要】
通信控制方法及装置、电子设备、计算机可读存储介质
本专利技术涉及通信控制
，具体而言，涉及一种通信控制方法及装置、电子设备、计算机可读存储介质。
技术介绍
相关技术中，在变频器行业中，常利用DSP的高速数字信号处理能力，以及现场可编程门阵列FPGA的并行信号处理速度，构建DSP+FPGA的主控处理系统，二者互补的器件特性在实际应用中相得益彰。但是，当前的FPGA由于内部存在多个可编程的逻辑单元，却没有统一稳定的通信建模方式，导致FPGA与芯片之间的通信无法发挥FPGA能够并行处理、多任务处理的特点，容易出现通信卡顿、通信异常等情况。针对上述的问题，目前尚未提出有效的解决方案。
技术实现思路
本专利技术实施例提供了一种通信控制方法及装置、电子设备、计算机可读存储介质，以至少解决相关技术中现场可编程门阵列FPGA无法实现并行处理任务，容易造成通信卡顿的技术问题。根据本专利技术实施例的一个方面，提供了一种通信控制方法，应用于目标芯片，包括：接收访问请求；基于所述访问请求，确定访问请求的类型，其中，所述访问请求的类型包括：读控制模式或者写控制模式；基于所述访问请求的类型，控制目标通信帧模块对待传输数据进行编码处理，得到目标编码数据；将目标编码数据传输至现场可编程逻辑门阵列FPGA的缓存模块。可选地，在目标通信帧模块包括：第一通信帧模块和第二通信帧模块时，所述基于所述访问请求的类型，控制目标通信帧模块对待传输数据进行编码处理，得到目标编码数据的步骤，包括：在访问请求的类型为读控制模式时，控制第一通信帧模块对待传输数据进行第一编码操作，得到第一编码数据；或者，在访问请求的类型为写控制模式时，控制第一通信帧模块对待传输数据进行第二编码操作，得到第二编码数据。可选地，将目标编码数据传输至FPGA的缓存模块的步骤，包括：控制第二通信帧模块将第一编码数据传输至FPGA的缓存模块；或者，控制第二通信帧模块将第二编码数据传输至FPGA的缓存模块。可选地，所述基于所述访问请求的类型，控制目标通信帧模块对待传输数据进行编码处理，得到目标编码数据的步骤，还包括：基于所述访问请求的类型，确定待传输数据的数据量大小；基于数据量大小，对所述待传输数据进行拆分处理，得到多个待传输数据块，其中，每个所述待传输数据块所包含的数据量低于所述第二通信帧的数据量传输阈值；对所述多个待传输数据块进行编码处理，得到所述目标编码数据。可选地，所述目标芯片与FPGA之间预先建立通信连接，并统一通信控制码，其中，所述通信控制码用于目标芯片与FPGA之间进行数据传输处理。可选地，所述第二通信帧模块内部采用串行通信模式，模块底层预先设置目标执行函数，其中，所述目标执行函数用于将接收到的所述通信控制码逐位传输。可选地，所述现场可编程逻辑门阵列FPGA包括：数模通信单元，外接所述目标芯片，其中，所述数模通信单元包括：串行外设通信SPI通信帧模块、控制码转换模块、读写控制模块、缓存模块，SPI通信帧模块用于将收到的通信数据控制码逐位发送与接收，控制码转换模块用于将模拟信号控制码转换为数字信号控制码，所述数模通信单元中包含的各个模块并行运行；调用单元，与所述数模通信单元连接，通过调用所述数模通信单元包括的各个模块，实现与所述目标芯片的通信。根据本专利技术实施例的另一方面，还提供了一种通信接口装置，包括：现场可编程逻辑门阵列FPGA，包括：数模通信单元和调用单元，其中，所述数模通信单元包括：串行外设通信SPI通信帧模块、控制码转换模块、读写控制模块、缓存模块，SPI通信帧模块用于将收到的通信数据控制码逐位发送与接收，控制码转换模块用于将模拟信号控制码转换为数字信号控制码，所述数模通信单元中包含的各个模块并行运行；所述调用单元与所述数模通信单元连接，通过调用所述数模通信单元包括的各个模块，实现与所述目标芯片的通信；目标芯片，与所述现场可编程逻辑门阵列FPGA连接，执行上述任意一项所述的通信控制方法。根据本专利技术实施例的另一方面，还提供了一种通信控制装置，应用于目标芯片，包括：接收单元，用于接收访问请求；确定单元，用于基于所述访问请求，确定访问请求的类型，其中，所述访问请求的类型包括：读控制模式或者写控制模式；控制单元，用于基于所述访问请求的类型，控制目标通信帧模块对待传输数据进行编码处理，得到目标编码数据；传输单元，用于将目标编码数据传输至现场可编程逻辑门阵列FPGA的缓存模块。可选地，在目标通信帧模块包括：第一通信帧模块和第二通信帧模块时，所述控制单元包括：第一控制模块，用于在访问请求的类型为读控制模式时，控制第一通信帧模块对待传输数据进行第一编码操作，得到第一编码数据；或者，第二控制模块，用于在访问请求的类型为写控制模式时，控制第一通信帧模块对待传输数据进行第二编码操作，得到第二编码数据。可选地，所述控制单元还包括：第一确定模块，用于基于所述访问请求的类型，确定待传输数据的数据量大小；拆分模块，用于基于数据量大小，对所述待传输数据进行拆分处理，得到多个待传输数据块，其中，每个所述待传输数据块所包含的数据量低于所述第二通信帧的数据量传输阈值；编码模块，用于对所述多个待传输数据块进行编码处理，得到所述目标编码数据。可选地，所述目标芯片与FPGA之间预先建立通信连接，并统一通信控制码，其中，所述通信控制码用于目标芯片与FPGA之间进行数据传输处理。可选地，所述第二通信帧模块内部采用串行通信模式，模块底层预先设置目标执行函数，其中，所述目标执行函数用于将接收到的所述通信控制码逐位传输。可选地，所述现场可编程逻辑门阵列FPGA包括：数模通信单元，外接所述目标芯片，其中，所述数模通信单元包括：串行外设通信SPI通信帧模块、控制码转换模块、读写控制模块、缓存模块，SPI通信帧模块用于将收到的通信数据控制码逐位发送与接收，控制码转换模块用于将模拟信号控制码转换为数字信号控制码，所述数模通信单元中包含的各个模块并行运行；调用单元，与所述数模通信单元连接，通过调用所述数模通信单元包括的各个模块，实现与所述目标芯片的通信。根据本专利技术实施例的另一方面，还提供了一种电子设备，包括：处理器；以及存储器，用于存储所述处理器的可执行指令；其中，所述处理器配置为经由执行所述可执行指令来执行上述任意一项所述的通信控制方法。根据本专利技术实施例的另一方面，还提供了一种计算机可读存储介质，所述计算机可读存储介质包括存储的计算机程序，其中，在所述计算机程序运行时控制所述计算机可读存储介质所在设备执行上述任意一项所述的通信控制方法。本专利技术实施例中，先接收访问请求，基于访问请求，确定访问请求的类型，其中，访问请求的类型包括：读控制模式或者写控制模式，基于访问请求的类型，控制目标通信帧模块对待传输数据进行编码处理，得到目标编码数据，将目标编码数据传输至现场可编程逻辑门阵列FPGA的缓存模块。在该实施例中，目标芯片与FPGA对接，能够使得FPGA实现多任务且高度并行处理(同时实现多种读写控制线程)，从而解决相关技本文档来自技高网...

【技术保护点】
1.一种通信控制方法，其特征在于，应用于目标芯片，包括：/n接收访问请求；/n基于所述访问请求，确定访问请求的类型，其中，所述访问请求的类型包括：读控制模式或者写控制模式；/n基于所述访问请求的类型，控制目标通信帧模块对待传输数据进行编码处理，得到目标编码数据；/n将目标编码数据传输至现场可编程逻辑门阵列FPGA的缓存模块。/n

【技术特征摘要】
1.一种通信控制方法，其特征在于，应用于目标芯片，包括：
接收访问请求；
基于所述访问请求，确定访问请求的类型，其中，所述访问请求的类型包括：读控制模式或者写控制模式；
基于所述访问请求的类型，控制目标通信帧模块对待传输数据进行编码处理，得到目标编码数据；
将目标编码数据传输至现场可编程逻辑门阵列FPGA的缓存模块。


2.根据权利要求1所述的通信控制方法，其特征在于，在目标通信帧模块包括：第一通信帧模块和第二通信帧模块时，所述基于所述访问请求的类型，控制目标通信帧模块对待传输数据进行编码处理，得到目标编码数据的步骤，包括：
在访问请求的类型为读控制模式时，控制第一通信帧模块对待传输数据进行第一编码操作，得到第一编码数据；或者，
在访问请求的类型为写控制模式时，控制第一通信帧模块对待传输数据进行第二编码操作，得到第二编码数据。


3.根据权利要求2所述的通信控制方法，其特征在于，将目标编码数据传输至FPGA的缓存模块的步骤，包括：
控制第二通信帧模块将第一编码数据传输至FPGA的缓存模块；或者，
控制第二通信帧模块将第二编码数据传输至FPGA的缓存模块。


4.根据权利要求3所述的通信控制方法，其特征在于，所述基于所述访问请求的类型，控制目标通信帧模块对待传输数据进行编码处理，得到目标编码数据的步骤，还包括：
基于所述访问请求的类型，确定待传输数据的数据量大小；
基于数据量大小，对所述待传输数据进行拆分处理，得到多个待传输数据块，其中，每个所述待传输数据块所包含的数据量低于所述第二通信帧的数据量传输阈值；
对所述多个待传输数据块进行编码处理，得到所述目标编码数据。


5.根据权利要求3所述的通信控制方法，其特征在于，所述目标芯片与FPGA之间预先建立通信连接，并统一通信控制码，其中，所述通信控制码用于目标芯片与FPGA之间进行数据传输处理。


6.根据权利要求3所述的通信控制方法，其特征在于，所述第二通信帧模块内部采用串行通信模式，模块底层预先设置目标执行函数，其中，所述目标执行函数用于将接收到的所述通信控制码逐位传输。


7.根...

【专利技术属性】
技术研发人员：胡余生，郭伟林，张良浩，周维邦，李义丽，
申请(专利权)人：珠海格力电器股份有限公司，
类型：发明
国别省市：广东;44