基于FPGA和MCU实现的片上系统技术方案

本发明专利技术涉及一种基于FPGA和MCU实现的片上系统，包括FPGA芯片、嵌设在所述FPGA芯片中的MCU内核、以及集成于所述FPGA芯片上的PSRAM存储器，所述MCU内核通过系统总线与所述PSRAM存储器连接，所述PSRAM存储器的访问地址映射于所述MCU内核的地址存储空间，通过动态调整所述PSRAM存储器的访问地址范围来控制所述PSRAM存储器的存储容量。利用所述片上系统，可以根据需要选择PSRAM存储器的部分存储区域进行存储，总的耗电量低，有助于降低功耗，而且利用PSRAM容量大、成本低的优点，所述片上系统通过PSRAM存储器可进行大量数据存取，数据存储能力高且成本较低。

【技术实现步骤摘要】
基于FPGA和MCU实现的片上系统
本专利技术涉及FPGA开发领域，尤其涉及一种基于FPGA和MCU实现的片上系统。
技术介绍
传统SRAM(StaticRandomAccessMemory，静态随机存储器)需要六个晶体管构成一个存储单元，导致大容量的SRAM价格高昂。PSRAM(PseudoSRAM，伪静态随机存储器)具有类似SRAM的接口协议，给出地址以及读写命令，就可以实现数据的存储和读取，同时，PSRAM的内核是DRAM(动态随机存储器)架构，使用一个晶体管和一个电容组成存储单元，而PSRAM接口较DRAM更简单，不像DRAM需要定期进行数据刷新，且读取速度较DRAM更快。基于上述优点，PSRAM能够依照类SRAM的稳定接口且实现较大的存储容量，PSRAM相比SRAM又具有很大的价格优势，所以在业界已得到大规模的应用，应用的产品有手机、平板电脑、GPS接口器等。常规的PSRAM由芯片厂商采用专用集成芯片工艺制造，制造好的PSRAM芯片的容量(如16M，32M，64M等)是固定的，特定容量的PSRAM芯片使用时不能对容量进行调整，如果存储容量远超出实际需求容量，在使用时会增加系统的耗电量。另外，在基于FPGA(现场可编程门阵列)和MCU(微控制器)实现的片上系统(SystemonChip，SoC)设计中，常常存在片内存储资源较少而无法满足大量数据存储的问题，而且目前采用的一些存储器(如同步动态随机存储器SDRAM、闪存Flash)还存在成本过高的问题。
技术实现思路
本专利技术提供一种基于FPGA和MCU实现的片上系统，采用了PSRAM作为MCU内核的数据存储器，可以实现对PSRAM存储容量的动态控制和管理，有助于降低功耗，而且利用PSRAM容量大、成本低的优点，所述片上系统的数据存储能力高且成本较低。本专利技术提供的基于FPGA和MCU实现的片上系统，包括FPGA芯片、嵌设在所述FPGA芯片中的MCU内核、以及在所述FPGA芯片内实现的PSRAM存储器，所述MCU内核通过系统总线与所述PSRAM存储器连接，所述PSRAM存储器的访问地址映射于所述MCU内核的地址存储空间；其中，通过动态调整所述PSRAM存储器的访问地址范围，控制所述PSRAM存储器的存储容量。可选的，所述PSRAM存储器包括控制器模块和功能接口模块，所述控制器模块包括利用所述FPGA芯片的逻辑资源实现的容量配置寄存器，所述容量配置寄存器用于存储有关所述PSRAM存储器的访问地址范围的信息；所述功能接口模块分别与所述控制器模块和所述PSRAM存储器的物理层连接，所述功能接口模块通过对所述容量配置寄存器存储的信息进行逻辑转换，并传输给物理层，来动态配置所述PSRAM存储器的物理层的访问地址范围。可选的，所述控制器模块包括利用所述FPGA芯片的逻辑资源实现且与所述PSRAM存储器的不同访问地址对应的多个寄存器组，每个所述寄存器组均包括控制寄存器、写数据寄存器、读数据寄存器及状态寄存器。可选的，所述控制器模块包括利用所述FPGA芯片的逻辑资源实现的寄存器地址选择单元，所述寄存器地址选择单元用于在所述MCU内核的控制下选择相应的寄存器组或者所述容量配置寄存器进行操作。可选的，所述功能接口模块包括利用所述FPGA芯片的逻辑资源实现的物理层接口转换逻辑，所述物理层接口转换逻辑通过物理层接口总线连接所述物理层。可选的，所述功能接口模块包括利用所述FPGA芯片的逻辑资源实现的上电初始化逻辑，所述上电初始化逻辑用于在上电之后对所述物理层进行状态校准。可选的，所述功能接口模块包括利用所述FPGA芯片的逻辑资源实现的PSRAM状态检测逻辑、PSRAM读写数据逻辑和PSRAM控制功能逻辑，所述PSRAM状态检测逻辑用于检测所述物理层的状态并向所述控制器模块反馈，所述PSRAM读写数据逻辑用于在所述MCU内核的控制下在所述控制器模块和所述物理层接口转换逻辑之间实现读数据操作或者写数据操作，所述PSRAM控制功能逻辑用于在读写数据时进行相应的读写控制。可选的，所述PSRAM存储器还包括：总线接口模块，分别与所述MCU内核的系统总线和所述控制器模块连接，所述总线接口模块用于获取所述系统总线上的操作信息并发送给所述控制器模块。可选的，所述总线接口模块包括：总线数据逻辑分析单元，直接与所述MCU内核的系统总线连接，用于根据总线协议分析总线上的数据并提取操作信息；以及，逻辑缓冲单元，包括多个缓冲逻辑，所述逻辑缓冲单元用于保存来自所述总线数据逻辑分析单元的信息并通过相应的缓冲逻辑进行缓冲后发送给所述控制器模块、以及在所述MCU内核的控制下将来自所述控制器模块的信息保存并通过相应的缓冲逻辑进行缓冲后发送给所述总线数据逻辑分析单元。可选的，所述逻辑缓冲单元包括用于对地址信息进行缓冲的地址逻辑缓冲、用于对数据信息进行缓冲的数据逻辑缓冲和用于对控制信息进行缓冲的控制逻辑缓冲。本专利技术提供的基于FPGA和MCU实现的片上系统，包括FPGA芯片、嵌设在所述FPGA芯片中的MCU内核、以及集成于所述FPGA芯片上的PSRAM存储器，所述MCU内核通过系统总线与所述PSRAM存储器连接，所述PSRAM存储器的访问地址映射于所述MCU内核的地址存储空间，通过动态调整所述PSRAM存储器的访问地址范围来控制所述PSRAM存储器的存储容量，因而可以根据需要选择所述PSRAM存储器的部分存储区域进行存储(未选择的存储区域处于休眠状态)，总的耗电量低，有助于降低功耗，而且利用PSRAM容量大、成本低的优点，所述片上系统通过PSRAM存储器可进行大量数据存取，数据存储能力高且成本较低。附图说明图1是本专利技术一实施例的基于FPGA和MCU实现的片上系统的结构示意图。图2是本专利技术一实施例的片上系统中总线接口模块的结构示意图。图3是本专利技术一实施例的片上系统中的控制器模块的结构示意图。图4是本专利技术一实施例的片上系统中的功能接口模块的结构示意图。图5是利用本专利技术一实施例的片上系统对PSRAM存储器进行操作的示意图。具体实施方式以下结合附图和具体实施例对本专利技术的基于FPGA和MCU实现的片上系统作进一步详细说明。根据下面的说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。本专利技术实施例涉及一种基于MCU与FPGA实现的片上系统，所述片上系统包括FPGA芯片、嵌设在所述FPGA芯片中的MCU内核、以及在所述FPGA芯片片内实现的PSRAM存储器，所述MCU内核通过系统总线与所述PSRAM存储器连接，所述PSRAM存储器的访问地址映射于所述MCU内核的地址存储空间；其中，通过动态调整所述PSRAM存储器的访问地址范围，控制所述PSRAM存储器的存储容量。本专利技术实施例的上述片上系统中，采用了片内PSRAM存储器设计，所述MCU内核通过系统总线与所述P本文档来自技高网...

【技术保护点】
1.一种基于FPGA和MCU实现的片上系统，其特征在于，包括FPGA芯片、嵌设在所述FPGA芯片中的MCU内核、以及在所述FPGA芯片片内实现的PSRAM存储器，所述MCU内核通过系统总线与所述PSRAM存储器连接，所述PSRAM存储器的访问地址映射于所述MCU内核的地址存储空间；其中，通过动态调整所述PSRAM存储器的访问地址范围，控制所述PSRAM存储器的存储容量。/n

【技术特征摘要】
1.一种基于FPGA和MCU实现的片上系统，其特征在于，包括FPGA芯片、嵌设在所述FPGA芯片中的MCU内核、以及在所述FPGA芯片片内实现的PSRAM存储器，所述MCU内核通过系统总线与所述PSRAM存储器连接，所述PSRAM存储器的访问地址映射于所述MCU内核的地址存储空间；其中，通过动态调整所述PSRAM存储器的访问地址范围，控制所述PSRAM存储器的存储容量。


2.如权利要求1所述的片上系统，其特征在于，所述PSRAM存储器包括：
控制器模块，所述控制器模块包括利用所述FPGA芯片的逻辑资源实现的容量配置寄存器，所述容量配置寄存器用于存储有关所述PSRAM存储器的访问地址范围的信息；以及，
功能接口模块，分别与所述控制器模块和所述PSRAM存储器的物理层连接，所述功能接口模块通过对所述容量配置寄存器存储的信息进行逻辑转换，并传输给物理层，来动态配置所述PSRAM存储器的物理层的访问地址范围。


3.如权利要求2所述的片上系统，其特征在于，所述控制器模块包括利用所述FPGA芯片的逻辑资源实现且与所述PSRAM存储器的不同访问地址对应的多个寄存器组，每个所述寄存器组均包括控制寄存器、写数据寄存器、读数据寄存器及状态寄存器。


4.如权利要求3所述的片上系统，其特征在于，所述控制器模块包括利用所述FPGA芯片的逻辑资源实现的寄存器地址选择单元，所述寄存器地址选择单元用于在所述MCU内核的控制下选择相应的寄存器组或者所述容量配置寄存器进行操作。


5.如权利要求2所述的片上系统，其特征在于，所述功能接口模块包括利用所述FPGA芯片的逻辑资源实现的物理层接口转换逻辑，所述物理层接口转换逻辑通过物理层接口总线连接所述物理层。


6...

【专利技术属性】
技术研发人员：刘锴，宋宁，崔明章，李秦飞，杜金凤，
申请(专利权)人：广东高云半导体科技股份有限公司，
类型：发明
国别省市：广东;44