一种有源晶体包地的PCB结构制造技术

本实用新型专利技术公开了一种有源晶体包地的PCB结构，包括由上至下依次设置的表面走线层和若干个内部走线层，表面走线层上设置有有源晶体和IC芯片，有源晶体包括空管脚、地管脚、时钟输出管脚及电源管脚，时钟输出管脚通过时钟走线与IC芯片的时钟信号管脚连接，有源晶体的下方设置有第一地铜皮，每一内部走线层上均设置有第二地铜皮，第二地铜皮位于第一地铜皮正下方，第一地铜皮通过多数个第一地孔与每一第二地铜皮连接。本实用新型专利技术可以有效屏蔽外围信号对时钟信号的干扰，还能防止内层走线从晶体穿过，屏蔽电磁干扰，提高输出频率的稳定性。

【技术实现步骤摘要】
一种有源晶体包地的PCB结构
本技术涉及PCB
，具体的说，是涉及一种有源晶体包地的PCB结构。
技术介绍
印制电路板（PrintedCircuitBoard，PCB板）又称印刷电路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气连接的载体。由于它是采用电子印刷术制作的，故被称为“印刷”电路板。一般PCB板上的有源晶体的作用是在电路当中产生振荡频率，为芯片提供时钟输入，但该输入的时钟信号容易受到电磁干扰，使得输出频率的变化，增加不稳定性。以上不足，有待改善。
技术实现思路
为了克服传统的技术的不足，本技术提供一种有源晶体包地的PCB结构。本技术技术方案如下所述：一种有源晶体包地的PCB结构，包括由上至下依次设置的表面走线层和若干个内部走线层，所述表面走线层上设置有有源晶体和IC芯片，所述有源晶体包括空管脚、地管脚、时钟输出管脚及电源管脚，所述时钟输出管脚通过时钟走线与所述IC芯片的时钟信号管脚连接，所述有源晶体的下方设置有第一地铜皮，每一所述内部走线层上均设置有第二地铜皮，所述第二地铜皮位于所述第一地铜皮正下方，所述第一地铜皮通过多数个第一地孔与每一所述第二地铜皮连接。根据上述方案的本技术，所述表面走线层上还设置有电阻，所述电阻的一端通过第一时钟走线与所述时钟输出管脚连接，所述电阻的另一端通过第二时钟走线与所述时钟信号管脚连接。根据上述方案的本技术，所述第一地铜皮和所述第二地铜皮均位于所述有源晶体的边缘内侧。根据上述方案的本技术，所述第一地铜皮仅与所述地管脚连接，且所述第一地铜皮与所述空管脚、所述时钟输出管脚及所述电源管脚的间距大于3mil。根据上述方案的本技术，多数个所述第一地孔呈十字状分布。根据上述方案的本技术，所述第一地孔的直径为10mil。根据上述方案的本技术，相邻的两个所述第一地孔之间的间距为50mil。根据上述方案的本技术，所述时钟走线的两侧设置有地线，所述地线与所述第一地铜皮连接。进一步的，所述地线上每500mil以内至少设置有一个第二地孔。进一步的，所述地线与所述时钟走线的间距至少大于两倍所述时钟走线的线宽。根据上述方案的本技术，本技术的有益效果在于：本技术通过在有源晶体的下方设置第一地铜皮，并在PCB板的其他内部走线层设置一块与有源晶体大小一致的第二地铜皮，第一地铜皮与第二地铜皮之间通过多数个间隔第一地孔连接，多数个第一地孔呈十字状分布设置在有源晶体的四个管脚之间，可以有效屏蔽外围信号对时钟信号的干扰，还能防止内层走线从晶体穿过，屏蔽电磁干扰，提高输出频率的稳定性；本技术的时钟走线两侧设置有地线，该地线可以屏蔽时钟走线外围信号的干扰，提高输出频率的稳定性。附图说明图1为本技术表面走线层的结构示意图；图2为本技术内部走线层的结构示意图；在图中，附图标志如下：1、表面走线层；2、内部走线层；3、有源晶体；4、IC芯片；5、时钟走线；6、第一地铜皮；7、第二地铜皮；8、第一地孔；9、电阻；10、地线；11、第二地孔；12、电源铜皮；13、电源过孔；31、空管脚；32、地管脚；33、时钟输出管脚；34、电源管脚；51、第一时钟走线；52、第一时钟走线。具体实施方式为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。需要说明的是，当部件被称为“设置于”或“连接于”另一个部件，它可以直接或者间接位于该另一个部件上。术语“上”、“下”、“内”等指示的方位或位置为基于附图所示的方位或位置，仅是为了便于描述，不能理解为对本技术方案的限制。术语“第一”、“第二”仅用于便于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“若干个”的含义是一个或一个以上，除非另有明确具体的限定。“多数个”的含义是两个或两个以上，除非另有明确具体的限定。请参阅图1、图2，一种有源晶体包地的PCB结构，包括由上至下依次设置的表面走线层1和若干个内部走线层2，表面走线层1上设置有有源晶体3和IC芯片4，有源晶体3包括空管脚31、地管脚32、时钟输出管脚33及电源管脚34，时钟输出管脚33通过时钟走线5与IC芯片4的时钟信号管脚连接，有源晶体3的下方设置有第一地铜皮6，每一内部走线层2上均设置第二地铜皮7，第二地铜皮7位于第一地铜皮6正下方，同时第一地铜皮6和第二地铜皮7均位于有源晶体3的边缘内侧，且第二地铜皮7的大小与有源晶体3的大小一致，第一地铜皮6通过多数个第一地孔8与每一第二地铜皮7连接，多数个第一地孔8呈十字状分布在有源晶体3的四个管脚之间。本技术通过在有源晶体3的下方设置第一地铜皮6，并在PCB板的其他内部走线层2设置一块与有源晶体3大小一致的第二地铜皮7，第一地铜皮6与第二地铜皮7之间通过多数个第一地孔8连接，多数个第一地孔8呈十字状分布在有源晶体3的四个管脚之间，可以有效屏蔽外围信号对时钟信号的干扰，还能防止内层走线从晶体穿过，屏蔽电磁干扰，提高输出频率的稳定性。请参阅图1，在本实施例中，表面走线层1上还设置有电阻9，电阻9的一端通过第一时钟走线51与时钟输出管脚33连接，电阻9的另一端通过第二时钟走线52与时钟信号管脚连接，通过该电阻9可以防止信号反射。请参阅图1，在本实施例中，第一地铜皮6仅与地管脚32连接，且第一地铜皮6与空管脚31、时钟输出管脚33及电源管脚34的间距大于3mil，避免第一地铜皮6与空管脚31、时钟输出管脚33及电源管脚34过近，容易造成短路。在本实施例中，第一地孔8为VIA地孔，第一地孔8的直径为10mil，相邻的两个第一地孔8之间的间距为50mil，上述第一地孔8的设置可以很好的屏蔽外围信号的干扰，提高输出频率的稳定性。在其他实例中，第一地孔8的直径可为8mil或者12mil或其他，第一地孔8的直径不以此为限。请参阅图1，在本实施例中，时钟走线5的两侧设置有地线10，地线10与第一地铜皮6连接，该地线10可以屏蔽时钟走线5外围信号的干扰，提高输出频率的稳定性。如果有源晶体3离IC芯片4较远，需要保证地线10上每500mil以内至少设置有一个第二地孔11，从而保证地线10屏蔽的效果。同时，地线10与时钟走线5的间距至少大于两倍时钟走线5的线宽，避免过近影响阻抗。优选的，第二地孔11为VIA地孔，第二地孔11的直径为10mil。在其他实例中，第二地孔11的直径可为8mil或者12mil或其他，第二地孔11的直径不以此为限。请参阅图1，在本实施例中，电源管脚34用于给有源晶体3供电，电源管脚34下方设置有电源铜皮12，电源管脚34与电源铜皮12连接，电源铜皮12通过多数个电源过孔13与电源连接，进而实现电源管脚34与电源的连接。应当理解的是，对本领域普通技术人员来说，可以根据上述本文档来自技高网...

【技术保护点】
1.一种有源晶体包地的PCB结构，其特征在于，包括由上至下依次设置的表面走线层和若干个内部走线层，所述表面走线层上设置有有源晶体和IC芯片，所述有源晶体包括空管脚、地管脚、时钟输出管脚及电源管脚，所述时钟输出管脚通过时钟走线与所述IC芯片的时钟信号管脚连接，所述有源晶体的下方设置有第一地铜皮，每一所述内部走线层上均设置有第二地铜皮，所述第二地铜皮位于所述第一地铜皮正下方，所述第一地铜皮通过多数个第一地孔与每一所述第二地铜皮连接。/n

【技术特征摘要】
1.一种有源晶体包地的PCB结构，其特征在于，包括由上至下依次设置的表面走线层和若干个内部走线层，所述表面走线层上设置有有源晶体和IC芯片，所述有源晶体包括空管脚、地管脚、时钟输出管脚及电源管脚，所述时钟输出管脚通过时钟走线与所述IC芯片的时钟信号管脚连接，所述有源晶体的下方设置有第一地铜皮，每一所述内部走线层上均设置有第二地铜皮，所述第二地铜皮位于所述第一地铜皮正下方，所述第一地铜皮通过多数个第一地孔与每一所述第二地铜皮连接。


2.根据权利要求1所述的有源晶体包地的PCB结构，其特征在于，所述表面走线层上还设置有电阻，所述电阻的一端通过第一时钟走线与所述时钟输出管脚连接，所述电阻的另一端通过第二时钟走线与所述时钟信号管脚连接。


3.根据权利要求1所述的有源晶体包地的PCB结构，其特征在于，所述第一地铜皮和所述第二地铜皮均位于所述有源晶体的边缘内侧。


4.根据权利要求1所述的有源晶体包地的PCB结构，其特征在于，所述第一地铜...

【专利技术属性】
技术研发人员：李丽，王灿钟，
申请(专利权)人：深圳市一博科技股份有限公司，
类型：新型
国别省市：广东;44