电容孔形成方法、电容器制造方法、电容器及半导体存储器技术

本申请涉及一种电容孔形成方法、电容器制造方法、电容器及半导体存储器。其中，电容孔形成方法，可以包括步骤：提供衬底；形成叠层结构于衬底上；叠层结构包括依次层叠的主体层和牺牲层；刻蚀出电容孔于叠层结构中；去除牺牲层。在主体层上增加一层牺牲层，使得在深孔电容刻蚀时通常会出现的缺陷位置由主体层转移至牺牲层的相应位置处，进而有效减少了氧化层出现弓形形貌导致的短路，以及侧蚀导致的电容孔顶部短路。部短路。部短路。

【技术实现步骤摘要】
电容孔形成方法、电容器制造方法、电容器及半导体存储器


[0001]本申请涉及半导体器件及制造领域，特别是涉及一种电容孔形成方法、电容器制造方法、电容器及半导体存储器。

技术介绍

[0002]电容器作为集成电路中的必要元件之一，在电路中具有电压调整、滤波存储信号等功能，广泛用于集成电路中。
[0003]对于电容孔形成的方式，在存储器制程中，例如DRAM(Dynamic Random Access Memory，动态随机存取存储器)，常用的方法是利用支撑层及氧化层交叠使用的薄膜叠层来进行蚀刻得到所需要的电容孔。在实现过程中，专利技术人发现现有的电容孔形成方法，容易出现电容短路现象。

技术实现思路

[0004]基于此，本专利技术提供一种电容孔形成方法、电容器制造方法、电容器及半导体存储器，以解决现有的电容孔形成方法中容易出现电容短路的问题。
[0005]为了实现上述目的，一方面，本专利技术实施例提供了一种电容孔形成方法，包括步骤：
[0006]提供衬底；形成叠层结构于衬底上；叠层结构包括依次层叠的刻蚀停止层、第一氧化层、第一支撑层、第二氧化层、第二支撑层和牺牲层；
[0007]刻蚀出电容孔于叠层结构中；
[0008]去除牺牲层。
[0009]以上电容孔形成方法中，在第二支撑层上增加一层牺牲层，使得在深孔电容刻蚀时通常会出现的缺陷位置由主体层转移至牺牲层的相应位置处，进而有效减少了氧化层出现弓形形貌导致的短路，以及侧蚀导致的电容孔顶部短路。
[0010]在其中一个实施例中，衬底中形成有电容接触窗，电容接触窗的填充物质为多晶硅或钨；
[0011]在刻蚀过程中，保留刻蚀停止层至预设剩余厚度、以遮蔽电容接触窗。
[0012]在其中一个实施例中，预设剩余厚度为5nm～10nm。
[0013]在其中一个实施例中，叠层结构还包括形成于牺牲层上的掩膜层；
[0014]形成电容孔的方法还包括在刻蚀出电容孔之后去除掩膜层。
[0015]在其中一个实施例中，掩膜层为多晶硅掩膜层。
[0016]在其中一个实施例中，去除掩膜层的步骤之后、去除牺牲层的步骤之前，还包括步骤：
[0017]于电容孔内形成导电层；
[0018]回蚀导电层至暴露出牺牲层。
[0019]在其中一个实施例中，去除掩膜层的步骤之后、于电容孔内形成导电层的步骤之
前，还包括步骤：
[0020]去除预设剩余厚度的刻蚀停止层，以暴露电容接触窗。
[0021]在其中一个实施例中，牺牲层包括第三氧化层。
[0022]在其中一个实施例中，第三氧化层的形成厚度为100nm～300nm。
[0023]另一方面，本专利技术实施例还提供了一种电容器制造方法，在采用前述的电容孔形成方法的步骤之后，还包括步骤：
[0024]在导电层表面形成介电层，并在电容孔内的介电层表面形成上电极层，以形成电容器。
[0025]上述电容器制造方法，在主体层上增加一层牺牲层，使得在深孔电容刻蚀时通常会出现的缺陷位置由主体层转移至牺牲层的相应位置处，进而有效减少了氧化层出现弓形形貌导致的短路，以及侧蚀导致的电容孔顶部短路。此外，本申请提出利用在顶层掩膜层去除之后，再完全打开电容底层停止层，进而有效防止在多晶硅掩膜层去除时对电容接触窗中的多晶硅层的损伤，从而能够有效提升电容最终的导电性。
[0026]一种电容器，电容器采用前述任一项电容器制造方法制造得到。
[0027]一种半导体存储器，包括：衬底；还包括前述的电容器；电容器设置于衬底上。
附图说明
[0028]图1-图2为传统技术中常用的电容蚀刻示意图；
[0029]图3为一个实施例中电容孔形成方法的第一示意性流程图；
[0030]图4-图7为一个实施例中电容孔形成方法第一示意性流程图中各步骤所呈现的结构示意图；
[0031]图8为一个实施例中电容孔形成方法的第二示意性流程图；
[0032]图9-图11为一个实施例中电容孔形成方法第二示意性流程图中各步骤所呈现的结构示意图；
[0033]图12为一个实施例中电容孔形成方法的第三示意性流程图；
[0034]图13-图14为一个实施例中电容孔形成方法第三示意性流程图中各步骤所呈现的结构示意图。
[0035]元件标号说明
[0036]101半导体衬底；102电容底部接触窗；103电容底部刻蚀停止层；104电容第一氧化层；105电容中间支撑层；106电容第二氧化层；107电容顶部支撑层；108电容多晶硅掩膜层；
[0037]201衬底；202电容接触窗203刻蚀停止层；204第一氧化层；205第一支撑层；206第二氧化层；207第二支撑层；208掩膜层；301牺牲层；302导电层。
具体实施方式
[0038]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0039]除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具
体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0040]对于电容孔形成的方式，在20nm(纳米)以下的DRAM制程中，传统技术常用的方法是利用2～3层支撑层，通常为Nitride(氮化物)或SiCN(氮碳化硅)等，然后夹2层的氧化层，最后氧化层会被去除，即利用支撑层及氧化层交叠使用的Film stack(薄膜叠层)来进行蚀刻得到所需要的电容孔。
[0041]具体的，如图1所示为深孔电容刻蚀的Film Stack，传统刻蚀的方式是电容这一道刻蚀是在顶层Poly Mask(掩膜，即光罩)打开的基础上，利用CH2F2/C4F6/C4F8/O2等气体去蚀刻Nitride或SiCN层，利用C4F6/C4F8/O2/NF3等气体去蚀刻氧化层。目前方式是深孔电容这一道蚀刻到103电容底层刻蚀停止层打开后结束，进而会导致图1中B位置出现Bowing(即Oxide Bowing，氧化层出现弓形形貌)，严重的最后会出现电容孔Short(短路)。
[0042]进一步的，如图2所示，传统技术利用CL2/HBR等气体去将顶层的108多晶硅掩膜层去除，进而会对107电容支撑层Nitride或SiCN有一定侧蚀，从而导致如图2中A位置严重的出现电容孔Short，同时CL2/HBR气体蚀刻108掩膜层时，刻蚀气体和等离子体会对电容孔底部接触窗(即102层)里面填充的多晶硅层或钨层有一定损伤，最终影响电容导电性。
[0043]本申请涉及一种电容孔形成方法、电容器制造方法、电容器及半导体存储器，可应用于20nm以下DRAM的制程中。具体的，本申请提供本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电容孔形成方法，其特征在于，包括步骤：提供衬底；形成叠层结构于所述衬底上；所述叠层结构包括依次层叠的刻蚀停止层、第一氧化层、第一支撑层、第二氧化层、第二支撑层和牺牲层；刻蚀出电容孔于所述叠层结构中；去除所述牺牲层。2.如权利要求1所述的电容孔形成方法，其特征在于，所述衬底中形成有电容接触窗，所述电容接触窗的填充物质为多晶硅或钨；在所述刻蚀过程中，保留所述刻蚀停止层至预设剩余厚度，以遮蔽所述电容接触窗。3.如权利要求2所述的电容孔形成方法，其特征在于，所述预设剩余厚度为5nm～10nm。4.如权利要求2所述的电容孔形成方法，其特征在于，所述叠层结构还包括形成于所述牺牲层上的掩膜层；所述电容孔形成方法还包括在刻蚀出电容孔之后去除所述掩膜层。5.如权利要求4所述的电容孔形成方法，其特征在于，所述掩膜层为多晶硅掩膜层。6.如权利要求4所述的电容孔形成方法，其特征在于，所述去除所述掩膜层的步骤之后、所述去除所述牺牲层的步骤之前，...

【专利技术属性】
技术研发人员：方锦国，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：