一种GIP电路及其驱动方法技术

本发明专利技术公开了一种GIP电路，T1输入端连接VGH，输出端连接Q1；T2输入端连接P1，控制端连接Q1；T3输入端连接Q1，控制端连接P1；T4控制端Q1连接；T7输入端连接Q1，控制端连接G

【技术实现步骤摘要】
一种GIP电路及其驱动方法
本专利技术涉及LCD显示屏领域，尤其涉及一种GIP电路及其驱动方法。
技术介绍
随着时代的发展与技术的进步，人们对手机等产品的外观要求也日趋挑剔，这就促进了电子类产品朝着轻、薄和省功耗的方向不断的发展。自从2012年苹果iPhone5发布以后，利用In-Cell技术有效的减低手机等产品的厚度应用的越来越广泛。目前触控技术主要分为On-Cell技术和In-Celll技术：OnCell是指将触摸屏嵌入到显示屏和偏光片之间的方法，即在显示面板上配触摸传感器；In-cell是指将触摸面板功能嵌入到阵列基板上，这样由于少了一层触控屏的厚度，使得In-Cell面板的厚度得到了很大程度上的降低。采用In-Cell技术的屏幕具有产品更轻，厚度更低，透光性更好，减少屏幕贴合的时间，提高了生产效率的优点。但是采用In-Cell技术的屏幕在采用不同的方式进行触控时，会存在一些问题。请参阅图1，In-Cell面板的在触控显示时分为两种模式：第一种模式就是在显示一帧画面时，将其分为DisplayTime(显示时间)和BlankingTime(消稳时间)，触控极端插入到BlankingTime中，即把触控放在显示时间之后，两个时间段相加的和为一帧画面的时间(我们可称其为LongV)；另一种就是在显示一帧画面时，将触控分批次的插入到Display中，即在一帧画面从上到下会分为：显示-触控-显示-触控-显示这样的循环方式(我们可称其为LongH)。在进行LongH模式的触控方式时，由于触控阶段会插入在显示阶段，所以在采用GIP设计时，会由于两个显示段之间插入一个触控段，使得第二显示段的GIP的Q1点要在较长的时间内保持一个高电位(约200us左右)，由于TFT的漏电问题，使得第二显示阶段的Q1点会存在较大的漏电问题，使得第二显示阶段第一行GIP和第一显示阶段GIP的Q1点会存在较大差异，从而有可能造成面板GIP输出信号的差异，使得显示出现水平暗线的问题。
技术实现思路
为此，需要提供一种GIP电路及其驱动方法防止GIP电路在不同触控模式下的GIPQ节点漏电造成的输出信号失真问题，同时提高面板的显示画质与质量。为实现上述目的，本申请提供了一种GIP电路，包括晶体管：T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15和T16，还包括电容：C1和C2；所述T1的输入端与VGH连接，所述T1的输出端与Q1节点连接，所述T1的控制端与Gn-4连接；所述T2的输入端与P1节点连接，所述T2的输出端与VGL连接，所述T2的控制端与Q1节点连接；所述T3的输入端与Q1节点连接，所述T3的输出端与VGL连接，所述T3的控制端与P1节点连接；所述T4的输入端与CK连接，所述T4的输出端与Gn连接，所述T4的控制端与Q1节点连接；所述T5的输入端与Gn连接，所述T5的输出端与VGL连接，所述T5的控制端与P1节点连接；所述T6的输入端与Gn连接，所述T6的输出端与VGL连接，所述T6的控制端与P2节点连接；所述T7的输入端与Q1节点连接，所述T7的输出端与VGL连接，所述T7的控制端与Gn+4连接；所述T8的输入端与V1连接，所述T8的输出端与P1节点连接，所述T8的控制端与V1连接；所述T9的输入端与V2连接，所述T9的输出端与P2节点连接，所述T9的控制端与V2连接；所述T10的输入端与P1节点连接，所述T10的输出端与VGL连接，所述T10的控制端与V2连接；所述T11的输入端与P2节点连接，所述T11的输出端与VGL连接，所述T11的控制端与V1连接；所述T12的输入端与P2节点连接，所述T12的输出端与VGL连接，所述T12的控制端与Q1节点连接；所述T13的输入端与Q1节点连接，所述T13的输出端与VGL连接，所述T13的控制端与P2节点连接；所述T14的输入端与VGH连接，所述T14的输出端与Q2节点连接，所述T14的控制端与Gn-4连接；所述T15的输入端与VGH连接，所述T15的输出端与Q1节点连接，所述T15的控制端与Q2节点连接；所述T16的输入端与Q2节点连接，所述T16的输出端与VGL连接，所述T16的控制端与CK连接；所述C1的一极板与Q1节点连接，所述C1的另一极板与Gn连接；所述C2与Q2节点连接。进一步地，所述C2的一极板与Q2节点连接，所述C2的另一极板接地。进一步地，所述T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15和T16均为薄膜晶体管。进一步地，所述T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15和T16均为薄膜晶体管，且所述T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15和T16设置在显示面板上。进一步地，所述显示面板为In-Cell触控面板。本申请还提供了一种GIP电路的驱动方法，用于上述任意一项所述一种GIP电路，包括显示阶段和触控阶段，所述触控阶段步骤如下：在触控预充期间a1，Gn-4写入高电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入低电位，VGL写入低电位，V2写入低电位；在触控稳压期间a2，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入低电位，VGL写入低电位，V2写入低电位；在触控输出期间a3，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入高电位，VGL写入低电位，V2写入低电位；在触控下拉期间a4，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入高电位，CK写入低电位，VGL写入低电位，V2写入低电位；在触控下拉维持期间a4，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入高电位，VGL写入低电位，V2写入低电位。进一步地，所述显示阶段包括步骤：在显示预充期间t1，Gn-4写入高电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入低电位，VGL写入低电位，V2写入低电位；在显示输出期间t2，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入高电位，VGL写入低电位，V2写入低电位；在显示下拉期间t3，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入高电位，CK写入低电位，VGL写入低电位，V2写入低电位；在显示下拉维持期间t3，Gn-4写入低电位，V1写入高电位，VGH写入高电位，Gn+4写入低电位，CK写入高电位，VGL写入低电位，V2写入低电位。进一步地，所述显示阶段和所述触控阶段在预设时间内本文档来自技高网...

【技术保护点】
1.一种GIP电路，其特征在于，包括晶体管：T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15和T16，还包括电容：C1和C2；/n所述T1的输入端与VGH连接，所述T1的输出端与Q1节点连接，所述T1的控制端与G

【技术特征摘要】
1.一种GIP电路，其特征在于，包括晶体管：T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15和T16，还包括电容：C1和C2；
所述T1的输入端与VGH连接，所述T1的输出端与Q1节点连接，所述T1的控制端与Gn-4连接；
所述T2的输入端与P1节点连接，所述T2的输出端与VGL连接，所述T2的控制端与Q1节点连接；
所述T3的输入端与Q1节点连接，所述T3的输出端与VGL连接，所述T3的控制端与P1节点连接；
所述T4的输入端与CK连接，所述T4的输出端与Gn连接，所述T4的控制端与Q1节点连接；
所述T5的输入端与Gn连接，所述T5的输出端与VGL连接，所述T5的控制端与P1节点连接；
所述T6的输入端与Gn连接，所述T6的输出端与VGL连接，所述T6的控制端与P2节点连接；
所述T7的输入端与Q1节点连接，所述T7的输出端与VGL连接，所述T7的控制端与Gn+4连接；
所述T8的输入端与V1连接，所述T8的输出端与P1节点连接，所述T8的控制端与V1连接；
所述T9的输入端与V2连接，所述T9的输出端与P2节点连接，所述T9的控制端与V2连接；
所述T10的输入端与P1节点连接，所述T10的输出端与VGL连接，所述T10的控制端与V2连接；
所述T11的输入端与P2节点连接，所述T11的输出端与VGL连接，所述T11的控制端与V1连接；
所述T12的输入端与P2节点连接，所述T12的输出端与VGL连接，所述T12的控制端与Q1节点连接；
所述T13的输入端与Q1节点连接，所述T13的输出端与VGL连接，所述T13的控制端与P2节点连接；
所述T14的输入端与VGH连接，所述T14的输出端与Q2节点连接，所述T14的控制端与Gn-4连接；
所述T15的输入端与VGH连接，所述T15的输出端与Q1节点连接，所述T15的控制端与Q2节点连接；
所述T16的输入端与Q2节点连接，所述T16的输出端与VGL连接，所述T16的控制端与CK连接；
所述C1的一极板与Q1节点连接，所述C1的另一极板与Gn连接；
所述C2与Q2节点连接。


2.根据权利要求1所述一种GIP电路，其特征在于，所述C2的一极板与Q2节点连接，所述C2的另一极板接地。


3.根据权利要求1或2所述一种GIP电路，其特征在于，所述T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15和T1...

【专利技术属性】
技术研发人员：刘振东，刘汉龙，阮桑桑，郭智宇，李长晔，郑聪秀，钟慧萍，陈廷安，
申请(专利权)人：福建华佳彩有限公司，
类型：发明
国别省市：福建;35