半导体集成电路以及接收装置制造方法及图纸

一个实施方式提供适合于适当地处理一对差动信号的半导体集成电路以及接收装置。根据一个实施方式，提供一种具有第1线、第2线、第3线、第4线、锁存电路、第1偏移调整电路和第2偏移调整电路的半导体集成电路。第2线与第1线构成差动对。第4线与第3线构成差动对。锁存电路具有第1输入节点、第2输入节点、第1输出节点和第2输出节点。第1输入节点与第1线电连接。第2输入节点与第2线电连接。第1输出节点与第3线电连接。第2输出节点与第4线电连接。第1偏移调整电路电连接在第1线与第3线之间。第2偏移调整电路具有与第1偏移调整电路等效的电路构成。第2偏移调整电路电连接在第2线与第4线之间。

【技术实现步骤摘要】
半导体集成电路以及接收装置本申请享受以日本专利申请2019-167672号(申请日：2019年9月13日)为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的全部内容。
本实施方式涉及半导体集成电路以及接收装置。
技术介绍
已知一种半导体集成电路，其具有用于处理一对差动(差分)信号的差动结构的电路。此时，希望一对差动信号是适当的。
技术实现思路
一个实施方式提供能够将一对差动信号优化(处理为适当的信号)的半导体集成电路以及接收装置。根据一个实施方式，提供一种半导体集成电路，其具有第1线(line)、第2线、第3线、第4线、锁存(latch)电路、第1偏移(offset)调整电路和第2偏移调整电路。第2线与第1线构成差动对。第4线与第3线构成差动对。锁存电路具有第1输入节点、第2输入节点、第1输出节点和第2输出节点。第1输入节点与第1线电连接。第2输入节点与第2线电连接。第1输出节点与第3线电连接。第2输出节点与第4线电连接。第1偏移调整电路电连接在第1线与第3线之间。第2偏移调整电路具有与第1偏移调整电路等效的电路构成。第2偏移调整电路电连接在第2线与第4线之间。附图说明图1是表示应用了实施方式涉及的半导体集成电路的通信系统的构成的图。图2是表示实施方式中的边缘采样器(edgesampler)的构成的电路图。图3是表示实施方式中的比较器(comparator)的构成的电路图。图4是表示实施方式中的锁存电路以及偏移调整电路的动作的图。图5的(a)～(d)是表示实施方式中的比较器的动作的图。图6是表示实施方式的第1变形例中的边缘采样器的构成的电路图。图7是表示实施方式的第1变形例中的比较器的构成的电路图。图8是表示实施方式的第1变形例中的锁存电路以及偏移调整电路的动作的图。图9是表示实施方式的第2变形例中的边缘采样器的构成的电路图。图10是表示实施方式的第2变形例中的锁存电路以及偏移调整电路的动作的图。图11是表示实施方式的第3变形例中的边缘采样器的构成的电路图。图12是表示实施方式的第4变形例中的边缘采样器的构成的电路图。图13是表示实施方式的第5变形例中的边缘采样器的构成的电路图。图14是表示实施方式的第6变形例中的边缘采样器的构成的电路图。图15是表示实施方式的第7变形例中的边缘采样器的构成的电路图。图16是表示实施方式的第8变形例中的边缘采样器的构成的电路图。图17是表示应用了实施方式及其第1～第8变形例中的锁存电路以及偏移调整电路的其他半导体集成电路(逐次比较型AD转换电路)的构成的图。图18是表示应用了实施方式及其第1～第8变形例中的锁存电路以及偏移调整电路的其他半导体集成电路(并行比较型(flash型)AD转换电路)的图。标号说明1、901、1001半导体集成电路；21、121比较器；22、122、222、322、422、522、622、722、822锁存电路；23、123、223、423偏移调整电路；24、124、224、424偏移调整电路。具体实施方式以下，参照附图，详细对实施方式涉及的半导体集成电路进行说明。此外，本专利技术不由该实施方式限定。(实施方式)实施方式涉及的半导体集成电路例如能够用于进行有线通信的通信系统。例如，应用半导体集成电路1的通信系统400如图1所示构成。图1是表示应用了实施方式涉及的半导体集成电路1的通信系统400的构成的图。通信系统400具有发送装置100、接收装置200以及有线通信路径300。发送装置100以及接收装置200经由有线通信路径300能够通信地相连接。发送装置100将预定的数据信号经由有线通信路径300向接收装置200发送。有线通信路径300以差动的方式构成，具有P侧通信路径301以及N侧通信路径302。接收装置200经由有线通信路径300从发送装置100接收预定的数据信号。接收装置200具有接收节点200a、200b、半导体集成电路1、时钟数据恢复(CDR：ClockDataRecovery)电路202以及内部电路204。接收节点200a、200b上能够连接有线通信路径300。半导体集成电路1配置在接收节点200a、200b的输出侧。此外，该有线通信中主要使用的调制方式是振幅调制，例如既可以是NRZ等二值调制方式，也可以是在振幅方向上加载多值数据的多值振幅调制方式(例如，4值振幅调制方式：PAM4)。以下，对为二值调制方式的情况进行例示，但对于多值振幅调制方式，也同样能够应用。另外，对于调制方式并非振幅调制而是相位调制的情况，也同样能够应用。半导体集成电路1具有模拟前端(AFE：AnalogFrontEnd)4、采样电路2以及控制电路3。AFE4与接收节点200a、200b电连接，作为接收电路而发挥功能。AFE4具有上拉(pull-up)电阻器4a、4b、耦合电容器4c、4d、均衡电路4e以及驱动器4f。均衡电路4e进行CTLE(ContinuousTimeLinearEqualizer，连续时间线性等化器)处理，例如以与有线通信路径300的衰减特性的逆特性对应的增益特性进行信号的均衡。驱动器4f驱动被均衡得到的信号而向采样电路2传输。采样电路2从AFE4接收差动的信号，从控制电路3接收控制信号，从CDR电路202接收时钟。采样电路2使用控制信号，与时钟同步地进行与接收到的信号对应的数据信号的采样，并向CDR202以及内部电路204供给采样结果。例如，采样电路2具有数据采样器2d和边缘采样器2e。数据采样器2d对数据信号的数据部分进行采样。边缘采样器2e对数据信号的边缘部分进行采样。数据采样器2d和边缘采样器2e分别能够通过比较数据信号的电位与参考信号的电位的比较器构成。数据采样器2d和边缘采样器2e分别能够输出H(高)电平或L(低)电平的信号作为比较结果。在此，边缘采样器2e的采样结果(例如，比较器的比较结果)向CDR202供给，并可能为了用于CDR202的相位调整中的进相/迟相的判定而被要求时间上的精度。用于边缘采样器2e的比较器在输入信号的电位位于参考信号的电位附近的情况下，有时会拖拽之前的比较结果作为历史记录等，使比较结果成为可靠性不满足要求水平的不定值。比较器的比较结果成为不定值的输入信号的电位范围可被称为不定区间，比较器在不定区间进行比较动作从而维持刚刚之前的比较结果这一情况可被称为比较器的迟滞(hysteresis)性。边缘部分的采样成为在数据信号中的电位等级正在转变的中途状态下的采样。即，边缘采样器2e将数据信号中的边缘部分的电位与接近于该边缘部分的电位的参考信号的电位进行比较。例如，在比较器的参考电位与输入信号的电位大致相等、比较器的不定区间宽的情况下，若CDR202使用比较器的比较结果进行锁定，则存在由CDR电路202再现的时钟的偏差(jitter)增大的可能性。为了本文档来自技高网...

【技术保护点】
1.一种半导体集成电路，具备：/n第1线；/n第2线，其与所述第1线构成差动对；/n第3线；/n第4线，其与所述第3线构成差动对；/n锁存电路，其具有与所述第1线电连接的第1输入节点、与所述第2线电连接的第2输入节点、与所述第3线电连接的第1输出节点、和与所述第4线电连接的第2输出节点；/n第1偏移调整电路，其电连接在所述第1线与所述第3线之间；以及/n第2偏移调整电路，其具有与所述第1偏移调整电路等效的电路构成，电连接在所述第2线与所述第4线之间。/n

【技术特征摘要】
20190913 JP 2019-1676721.一种半导体集成电路，具备：
第1线；
第2线，其与所述第1线构成差动对；
第3线；
第4线，其与所述第3线构成差动对；
锁存电路，其具有与所述第1线电连接的第1输入节点、与所述第2线电连接的第2输入节点、与所述第3线电连接的第1输出节点、和与所述第4线电连接的第2输出节点；
第1偏移调整电路，其电连接在所述第1线与所述第3线之间；以及
第2偏移调整电路，其具有与所述第1偏移调整电路等效的电路构成，电连接在所述第2线与所述第4线之间。


2.根据权利要求1所述的半导体集成电路，
所述锁存电路具有第1逻辑门和第2逻辑门，所述第2逻辑门具有与所述第1逻辑门等效的构成，
所述第1偏移调整电路具有第3逻辑门，所述第3逻辑门具有与所述第1逻辑门等效的构成，
所述第2偏移调整电路具有第4逻辑门，所述第4逻辑门具有与所述第2逻辑门等效的构成。


3.根据权利要求2所述的半导体集成电路，
所述第1逻辑门包括第1与非门，所述第1与非门具有与所述第1线电连接的第1输入节点、与所述第4线电连接的第2输入节点、和与所述第3线电连接的输出节点，
所述第2逻辑门包括第2与非门，所述第2与非门具有与所述第2线电连接的第1输入节点、与所述第3线电连接的第2输入节点、和与所述第4线电连接的输出节点，
所述第3逻辑门包括第3与非门，所述第3与非门具有与所述第1线电连接的第1输入节点、与所述第3线电连接的第2输入节点、和与第5线电连接的输出节点，所述第5线不同于所述第1线至所述第4线，
所述第4逻辑门包括第4与非门，所述第4与非门具有与所述第2线电连接的第1输入节点、与所述第4线电连接的第2输入节点、和与第6线电连接的输出节点，所述第6线不同于所...

【专利技术属性】
技术研发人员：佐藤裕治，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：日本;JP