比较器电路制造技术

本发明专利技术公开了一种比较器电路，包含：比较器，耦接于电源电压与接地电压之间，用来依据一组输入信号进行比较以产生比较信号；电流源；以及正反馈电路。比较器包含一组输入端子以及分别耦接于电源电压与节点或接地电压之间的多组晶体管。正反馈电路对节点进行正反馈操作以于节点产生多个瞬间电流，以使比较器响应所述组输入信号的切换实时切换比较信号。任一正反馈电路包含：第一开关，用来响应比较信号的切换启用或禁用所述任一正反馈电路，启用时，第一电流通过第一开关；以及一组晶体管，用来产生对应于第一电流的第二电流，多个瞬间电流中的一瞬间电流对应于第二电流。本发明专利技术的比较器电路能打破速度和功率之间权衡，达到电子装置的优化效能。

【技术实现步骤摘要】
比较器电路
本专利技术有关于电子电路，尤其关于一种比较器电路。
技术介绍
传统的比较器有许多缺点。例如，传统的比较器典型地受困于在速度和功率之间权衡(tradeoff)。另外，当传统的比较器实施成电容耦合动态偏置(capacitor-couplingdynamicbiased)架构时，需要设置电容器，使电路架构的面积效率低，这可造成相关成本增加。此外，传统的电容耦合动态偏置比较器需要强大的针对输入的驱动能力，且对噪声和输入信号振幅敏感。因此，需要一种新颖的架构，以在没有副作用或较不可能带来副作用的状况下提升电子系统的整体效能。
技术实现思路
本专利技术的一目的在于公开一种比较器电路，以解决上述问题。本专利技术的另一目的在于公开一种比较器电路，以在没有副作用或较不可能带来副作用的状况下达到电子装置的优化(optimal)效能。本专利技术的又一目的在于公开一种比较器电路，以打破速度和功率之间权衡。本专利技术的至少一实施例公开一种比较器电路，所述比较器电路可包含：一比较器，耦接于一电源电压与一接地电压之间，用来依据一组输入信号进行比较以产生至少一比较信号；一电流源；以及多个正反馈电路。所述比较器可包含：一组输入端子，用来接收所述组输入信号；一第一组晶体管，耦接于所述电源电压与一节点之间，其中所述第一组晶体管中的一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第一组晶体管中的另一晶体管的一第二端子、所述节点以及所述组输入端子中的一输入端子，且所述第一组晶体管中的所述另一晶体管的一第一端子耦接至所述电源电压；一第二组晶体管，耦接于所述电源电压与所述节点之间，其中所述第二组晶体管中的一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第二组晶体管中的另一晶体管的一第二端子、所述节点以及所述组输入端子中的另一输入端子，且所述第二组晶体管中的所述另一晶体管的一第一端子耦接至所述电源电压；一第三组晶体管，耦接于所述电源电压与所述接地电压之间，其中所述第三组晶体管中的一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第三组晶体管中的另一晶体管的一第二端子、所述接地电压以及所述比较器的输出级，且所述第三组晶体管中的所述另一晶体管的一第一端子以及一控制端子分别耦接至所述电源电压以及所述第一组晶体管中的所述另一晶体管的一控制端子；以及一第四组晶体管，耦接于所述电源电压与所述接地电压之间、且位于所述输出级中，其中所述第四组晶体管中的一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第四组晶体管中的另一晶体管的一第二端子、所述接地电压以及所述第三组晶体管中的所述晶体管的所述控制端子，且所述第四组晶体管中的所述另一晶体管的一第一端子以及一控制端子分别耦接至所述电源电压以及所述第二组晶体管中的所述另一晶体管的一控制端子。另外，所述电流源可耦接于所述节点与所述接地电压之间，且可用来提供电流。所述多个正反馈电路可耦接于所述电源电压与所述接地电压之间、且耦接至所述节点，并且可分别用来对所述节点进行多个正反馈操作以于所述节点产生多个瞬间电流，以使所述比较器响应所述组输入信号的切换实时切换所述至少一比较信号。此外，所述多个正反馈电路中的任一正反馈电路可包含：一第一开关，耦接至所述节点，用来响应所述至少一比较信号的切换启用或禁用所述任一正反馈电路，其中当所述任一正反馈电路被启用时，一第一电流通过所述第一开关；以及一组晶体管，耦接于所述电源电压与所述接地电压之间，用来产生彼此对应的所述第一电流与一第二电流，其中所述多个瞬间电流中的一瞬间电流对应于所述第二电流。本专利技术的好处例如：所述比较器电路能打破速度和功率之间权衡，以在没有副作用或较不可能带来副作用的状况下达到电子装置的优化(optimal)效能。另外，所述比较器电路能通过正反馈(positivefeedback)架构提供瞬间电流，以使所述比较器响应输入信号切换实时切换输出信号诸如所述至少一比较信号，借此达到极高的响应速度。相较于相关技术，本专利技术的比较器电路不但功能完善、且大小极为精巧。附图说明图1为依据本专利技术一实施例的一种比较器电路的示意图。图2绘示依据本专利技术一实施例的于图1所示的比较器电路的一第一正反馈操作。图3绘示依据本专利技术一实施例的于图1所示的比较器电路的一第二正反馈操作。图4绘示依据本专利技术一实施例的于图2所示的第一正反馈操作实施细节。图5绘示依据本专利技术一实施例的于图3所示的第二正反馈操作实施细节。图6绘示依据本专利技术一实施例的相关信号。其中，附图标记说明如下：100比较器电路110输入级120输出级MP1A、MP1B、MP1C、晶体管MP2A、MP2B、MP2C、MN1、MN2、MN3A、MN3B、MN4A、MN4B、MN5A、MN5BSW1A、SW1B、开关SW2A、SW2BInN、InP输入信号OUT、OUT_N、OUT_INT比较信号IBias、IBias0、电流IBst_N、IBst_PvBst_N、vBst_P电压VDD电源电压VSS接地电压具体实施方式图1为依据本专利技术一实施例的一种比较器电路100的示意图。比较器电路100可包含：耦接于一电源电压VDD与一接地电压VSS之间的一比较器，其可包含图1所示架构中的位于中央的多个纵向电流路径上的多个晶体管，诸如晶体管MN1、MN2、MP1A、MP1B、MP2A、MP2B、MN5A与MN5B，其中所述比较器的输入级110可包含晶体管MN1与MN2，且所述比较器的输出级120可包含晶体管MP2B与MN5B；耦接至输出级120且用来缓冲比较器输出(例如输出级120的输出信号)的多个反相器(inverter)；产生电流IBias0的一电流源；以及耦接于电源电压VDD与接地电压VSS之间的多个正反馈电路，其可包含图1所示架构中的分别位于左侧及右侧的多个纵向电流路径上的多个晶体管，诸如晶体管MP1C、MP2C、MN3A、MN3B、MN4A与MN4B，且可包含开关SW1A、SW1B、SW2A与SW2B。如图1所示，开关SW1A与SW2A以及产生电流IBias0的所述电流源可耦接至一个共同节点，诸如开关SW1A与SW2A之间的一节点，且可通过所述节点耦接至输入级110(尤其，其内的晶体管MN1与MN2)。为了便于理解，从输入级110流向所述节点的电流IBias可包含多个子电流，诸如电流IBias0、IBst_N与IBst_P，但本专利技术不限于此。图1所示架构中采用了某些类型的金属氧化物半导体场效晶体管(MetalOxideSemiconductorFieldEffectTransistor，可简称为“MOSFET”)，诸如P型(P-type)与N型(N-type)MOSFET，但本专利技术不限于此。如图1所示，所述比较器可包含一组输入端子，诸如输入级110的左侧端子及右侧端子，其可分别耦接本文档来自技高网...

【技术保护点】
1.一种比较器电路，其特征在于，包含：/n一比较器，耦接于一电源电压与一接地电压之间，用来依据一组输入信号进行比较以产生至少一比较信号，其中所述比较器包含：/n一组输入端子，用来接收所述组输入信号；/n一第一组晶体管，耦接于所述电源电压与一节点之间，其中所述第一组晶体管中的一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第一组晶体管中的另一晶体管的一第二端子、所述节点以及所述组输入端子中的一输入端子，且所述第一组晶体管中的所述另一晶体管的一第一端子耦接至所述电源电压；/n一第二组晶体管，耦接于所述电源电压与所述节点之间，其中所述第二组晶体管中的一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第二组晶体管中的另一晶体管的一第二端子、所述节点以及所述组输入端子中的另一输入端子，且所述第二组晶体管中的所述另一晶体管的一第一端子耦接至所述电源电压；/n一第三组晶体管，耦接于所述电源电压与所述接地电压之间，其中所述第三组晶体管中的一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第三组晶体管中的另一晶体管的一第二端子、所述接地电压以及所述比较器的输出级，且所述第三组晶体管中的所述另一晶体管的一第一端子以及一控制端子分别耦接至所述电源电压以及所述第一组晶体管中的所述另一晶体管的一控制端子；以及/n一第四组晶体管，耦接于所述电源电压与所述接地电压之间、且位于所述输出级中，其中所述第四组晶体管中的一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第四组晶体管中的另一晶体管的一第二端子、所述接地电压以及所述第三组晶体管中的所述晶体管的所述控制端子，且所述第四组晶体管中的所述另一晶体管的一第一端子以及一控制端子分别耦接至所述电源电压以及所述第二组晶体管中的所述另一晶体管的一控制端子；以及/n一电流源，耦接于所述节点与所述接地电压之间，用来提供电流；以及/n多个正反馈电路，耦接于所述电源电压与所述接地电压之间、且耦接至所述节点，分别用来对所述节点进行多个正反馈操作以于所述节点产生多个瞬间电流，以使所述比较器响应所述组输入信号的切换实时切换所述至少一比较信号，其中所述多个正反馈电路中的任一正反馈电路包含：/n一第一开关，耦接至所述节点，用来响应所述至少一比较信号的切换启用或禁用所述任一正反馈电路，其中当所述任一正反馈电路被启用时，一第一电流通过所述第一开关；以及/n一组晶体管，耦接于所述电源电压与所述接地电压之间，用来产生彼此对应的所述第一电流与一第二电流，其中所述多个瞬间电流中的一瞬间电流对应于所述第二电流。/n...

【技术特征摘要】
1.一种比较器电路，其特征在于，包含：
一比较器，耦接于一电源电压与一接地电压之间，用来依据一组输入信号进行比较以产生至少一比较信号，其中所述比较器包含：
一组输入端子，用来接收所述组输入信号；
一第一组晶体管，耦接于所述电源电压与一节点之间，其中所述第一组晶体管中的一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第一组晶体管中的另一晶体管的一第二端子、所述节点以及所述组输入端子中的一输入端子，且所述第一组晶体管中的所述另一晶体管的一第一端子耦接至所述电源电压；
一第二组晶体管，耦接于所述电源电压与所述节点之间，其中所述第二组晶体管中的一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第二组晶体管中的另一晶体管的一第二端子、所述节点以及所述组输入端子中的另一输入端子，且所述第二组晶体管中的所述另一晶体管的一第一端子耦接至所述电源电压；
一第三组晶体管，耦接于所述电源电压与所述接地电压之间，其中所述第三组晶体管中的一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第三组晶体管中的另一晶体管的一第二端子、所述接地电压以及所述比较器的输出级，且所述第三组晶体管中的所述另一晶体管的一第一端子以及一控制端子分别耦接至所述电源电压以及所述第一组晶体管中的所述另一晶体管的一控制端子；以及
一第四组晶体管，耦接于所述电源电压与所述接地电压之间、且位于所述输出级中，其中所述第四组晶体管中的一晶体管的一第一端子、一第二端子以及一控制端子分别耦接至所述第四组晶体管中的另一晶体管的一第二端子、所述接地电压以及所述第三组晶体管中的所述晶体管的所述控制端子，且所述第四组晶体管中的所述另一晶体管的一第一端子以及一控制端子分别耦接至所述电源电压以及所述第二组晶体管中的所述另一晶体管的一控制端子；以及
一电流源，耦接于所述节点与所述接地电压之间，用来提供电流；以及
多个正反馈电路，耦接于所述电源电压与所述接地电压之间、且耦接至所述节点，分别用来对所述节点进行多个正反馈操作以于所述节点产生多个瞬间电流，以使所述比较器响应所述组输入信号的切换实时切换所述至少一比较信号，其中所述多个正反馈电路中的任一正反馈电路包含：
一第一开关，耦接至所述节点，用来响应所述至少一比较信号的切换启用或禁用所述任一正反馈电路，其中当所述任一正反馈电路被启用时，一第一电流通过所述第一开关；以及
一组晶体管，耦接于所述电源电压与所述接地电压之间，用来产生彼此对应的所述第一电流与一第二电流，其中所述多个瞬间电流中的一瞬间电流对应于所述第二电流。


2.如权利要求1所述的比较器电路，其特征在于，当所述任一正反馈电路被启用时，所述第二电流通过所述组晶体管中的一第一晶体管以及一第二晶体管，以及所述第一电流通过所述组晶体管中的一第三晶体管。


3.如权利要求2所述的比较器电路，其特征在于，所述第一晶体管的一第...

【专利技术属性】
技术研发人员：郝报田，王维铁，李超，
申请(专利权)人：雅特力科技重庆有限公司，
类型：发明
国别省市：重庆;50