锁存比较器、与其有关的时钟发生电路和半导体装置制造方法及图纸

本发明专利技术提供一种锁存比较器、与其有关的时钟发生电路和半导体装置。锁存比较器包括第一放大电路、第二放大电路和锁存电路。当半导体装置的操作速度相对较慢时，第一放大电路基于第一输入信号和第二输入信号来改变第一输出节点和第二输出节点的电压电平。当半导体装置的操作速度相对较快时，第二放大电路基于第一输入信号和第二输入信号来改变第三输出节点和第四输出节点的电压电平。锁存电路根据半导体装置的操作速度，基于第一输出节点和第二输出节点的电压电平或基于第三输出节点和第四输出节点的电压电平来产生第一锁存信号和第二锁存信号。

【技术实现步骤摘要】
锁存比较器、与其有关的时钟发生电路和半导体装置相关申请的交叉引用本申请要求2019年2月18日向韩国知识产权局提交的申请号为10-2019-0018492的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
本公开的各种实施例大体涉及集成电路技术，并且更具体地，涉及被配置为产生时钟信号的半导体装置。
技术介绍
电子设备包括许多电子元件，并且计算机系统包括很多半导体装置，每个半导体装置包括半导体。构成计算机系统的半导体装置可以通过接收和发送时钟信号和数据来彼此通信。半导体装置可以同步于时钟信号来操作。通常，诸如处理器和控制器的主设备可以通过诸如锁相环电路的时钟发生电路来产生系统时钟信号。诸如存储器件的从设备可以通过时钟总线接收系统时钟信号，该系统时钟信号通过主设备产生。从设备可以接收系统时钟信号，并且可以从系统时钟信号产生内部时钟信号。例如，存储器件可以包括内部时钟发生电路，并且可以从系统时钟信号产生具有各种相位的内部时钟信号。
技术实现思路
在一个实施例中，一种锁存比较器可以包括第一放大电路、第二放大电路和锁存电路。第一放大电路可以被配置为基于频率检测信号，通过放大第一输入信号和第二输入信号将第一输出节点的电压电平和第二输出节点的电压电平之中的一个改变为第一电压电平。第二放大电路可以被配置为基于所述频率检测信号，通过放大所述第一输入信号和所述第二输入信号将第三输出节点的电压电平和第四输出节点的电压电平之中的一个改变为第二电压电平。第二电压电平可以低于第一电压电平。锁存电路可以被配置为基于所述频率检测信号和第二使能信号，基于第一输出节点的电压电平和第二输出节点的电压电平来产生第一锁存信号和第二锁存信号，或者基于第三输出节点的电压电平和第四输出节点的电压电平来产生所述第一锁存信号和第二锁存信号。在一个实施例中，一种锁存比较器可以包括放大电路和锁存电路。放大电路可以被配置为：当第一输入信号的电压电平和第二输入信号的电压电平在第一范围内时，基于所述第一输入信号和所述第二输入信号将第一输出节点的电压电平和第二输出节点的电压电平之中的一个改变为第一电压电平，以及当所述第一输入信号的电压电平和所述第二输入信号的电压电平在高于第一范围的第二范围内时，基于所述第一输入信号和所述第二输入信号将第三输出节点的电压电平和第四输出节点的电压电平之中的一个改变为第二电压电平。第二电压电平可以低于第一电压电平。锁存电路可以被配置为：当所述第一输入信号的电压电平和所述第二输入信号的电压电平在第一范围内时，基于第一输出节点的电压电平和第二输出节点的电压电平来产生第一锁存信号和第二锁存信号，以及当所述第一输入信号的电压电平和所述第二输入信号的电压电平在第二范围内时，基于第三输出节点的电压电平和第四输出节点的电压电平来产生所述第一锁存信号和第二锁存信号。在一个实施例中，一种半导体装置可以包括频率检测器、占空检测器、第一放大电路、第二放大电路和锁存电路。频率检测器可以被配置为通过检测时钟信号的频率来产生频率检测信号。占空检测器可以被配置为基于至少两个内部时钟信号来产生第一检测信号和第二检测信号，所述第一检测信号和第二检测信号具有在第一范围和第二范围之中的一个范围内的电压电平。第一放大电路可以被配置为基于所述频率检测信号，通过放大具有在第一范围内的电压电平的所述第一检测信号和第二检测信号，来改变第一输出节点的电压电平和第二输出节点的电压电平。第二放大电路可以被配置为基于所述频率检测信号，通过放大具有在第二范围内的电压电平的所述第一检测信号和第二检测信号，来改变第三输出节点的电压电平和第四输出节点的电压电平。锁存电路可以被配置为基于所述频率检测信号，基于第一输出节点的电压电平和第二输出节点的电压电平来产生第一锁存信号和第二锁存信号，或者基于第三输出节点的电压电平和第四输出节点的电压电平来产生所述第一锁存信号和第二锁存信号。附图说明图1是示出根据实施例的半导体系统的配置的图。图2是示出根据实施例的半导体装置内的内部时钟发生电路的配置的图。图3是示出图2中所示的边沿脉冲发生器的操作的图。图4是示出图2中所示的占空检测器的配置的图。图5是示出图4中所示的占空检测器的操作的图。图6A是示出根据半导体装置的操作速度的第一边沿脉冲信号和第二边沿脉冲信号的波形的图。图6B是示出根据图6A中所示的第一边沿脉冲信号和第二边沿脉冲信号的第一检测信号的电压电平和第二检测信号的电压电平的图。图7是示出根据实施例的锁存比较器的配置的图。图8是示出根据实施例的锁存比较器的配置的图。具体实施方式在本公开的描述中，术语“第一”和“第二”可以用于描述各种组件/信号，但是组件/信号不受这些术语的限制。这些术语可以用于将一个组件/信号与另一个组件/信号区分开。例如，在不脱离本公开的范围的情况下，第一组件/信号可以被称为第二组件/信号，而第二组件/信号可以被称为第一组件/信号。在下文中，将通过实施例参考附图在下面描述根据本公开的半导体装置。图1是示出根据实施例的半导体系统1的配置的图。参考图1，半导体系统1可以包括第一半导体装置110和第二半导体装置120。第一半导体装置110可以提供第二半导体装置120操作所需的各种控制信号。第一半导体装置110可以包括各种类型的设备。例如，第一半导体装置110可以是主机设备，例如中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)、数字信号处理器、应用处理器(AP)和存储器控制器。例如，第二半导体装置120可以是存储器件，并且所述存储器件可以包括易失性存储器和非易失性存储器。易失性存储器可以包括静态随机存取存储器(静态RAM：SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可擦除可编程ROM(EEPROM)、电可编程ROM(EPROM)、快闪存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)和铁电RAM(FRAM)等。第二半导体装置120可以通过多个总线电耦接到第一半导体装置110。多个总线可以是用于传输信号的信道、链路或信号传输路径。多个总线可以包括时钟总线101、命令地址总线102、数据总线103和数据选通总线104等。时钟总线101和命令地址总线102中的每一个可以是单向总线，数据总线103和数据选通总线104可以是双向总线。第二半导体装置120可以通过时钟总线101电耦接到第一半导体装置110，并且可以通过时钟总线101从第一半导体装置110接收系统时钟信号CLK。系统时钟信号CLK可以作为单端信号来传送，以及可以与互补信号作为差分信号来传送。第二半导体装置120可以通过命令地址总线102电耦接到第一半导体装置110，并且可以通过命令地址总线102从第一半导体装置110接收命令地址信号CA。命令地址信号CA可以包括多个比特位。第二半导体装置120可以同步于系统时钟本文档来自技高网...

【技术保护点】
1.一种锁存比较器，包括：/n第一放大电路，被配置为：基于频率检测信号，通过放大第一输入信号和第二输入信号将第一输出节点的电压电平和第二输出节点的电压电平之中的一个改变为第一电压电平；/n第二放大电路，被配置为：基于所述频率检测信号，通过放大所述第一输入信号和所述第二输入信号将第三输出节点的电压电平和第四输出节点的电压电平之中的一个改变为第二电压电平，所述第二电压电平低于所述第一电压电平；和/n锁存电路，被配置为：基于所述频率检测信号，基于所述第一输出节点的电压电平和所述第二输出节点的电压电平来产生第一锁存信号和第二锁存信号，或者基于所述第三输出节点的电压电平和所述第四输出节点的电压电平来产生所述第一锁存信号和所述第二锁存信号。/n

【技术特征摘要】
20190218 KR 10-2019-00184921.一种锁存比较器，包括：
第一放大电路，被配置为：基于频率检测信号，通过放大第一输入信号和第二输入信号将第一输出节点的电压电平和第二输出节点的电压电平之中的一个改变为第一电压电平；
第二放大电路，被配置为：基于所述频率检测信号，通过放大所述第一输入信号和所述第二输入信号将第三输出节点的电压电平和第四输出节点的电压电平之中的一个改变为第二电压电平，所述第二电压电平低于所述第一电压电平；和
锁存电路，被配置为：基于所述频率检测信号，基于所述第一输出节点的电压电平和所述第二输出节点的电压电平来产生第一锁存信号和第二锁存信号，或者基于所述第三输出节点的电压电平和所述第四输出节点的电压电平来产生所述第一锁存信号和所述第二锁存信号。


2.如权利要求1所述的锁存比较器，其中，所述第一放大电路包括：
第一差分电路，被配置为：基于所述第一输入信号和所述第二输入信号，将所述第一输出节点的电压电平和所述第二输出节点的电压电平之中的一个改变为所述第一电压电平；和
第一电压切换电路，被配置为：基于所述频率检测信号，向所述第一差分电路提供具有所述第一电压电平的第一电压。


3.如权利要求2所述的锁存比较器，其中，所述第一差分电路包括：
第一P沟道MOS晶体管，被配置为通过接收所述第一输入信号将所述第二输出节点的电压电平改变为所述第一电压电平；和
第二P沟道MOS晶体管，被配置为通过接收所述第二输入信号将所述第一输出节点的电压电平改变为所述第一电压电平。


4.如权利要求1所述的锁存比较器，其中，所述第二放大电路包括：
第二差分电路，被配置为：基于所述第一输入信号和所述第二输入信号，将所述第三输出节点的电压电平和所述第四输出节点的电压电平之中的一个改变为所述第二电压电平；和
第二电压切换电路，被配置为：基于使能信号，向所述第二差分电路提供具有所述第二电压电平的第二电压。


5.如权利要求4所述的锁存比较器，其中，所述第二差分电路包括：
第一N沟道MOS晶体管，被配置为通过接收所述第一输入信号将所述第四输出节点的电压电平改变为所述第二电压电平；和
第二N沟道MOS晶体管，被配置为通过接收所述第二输入信号将所述第三输出节点的电压电平改变为所述第二电压电平。


6.如权利要求1所述的锁存比较器，
其中，当所述频率检测信号被使能时，所述锁存电路基于所述第一输出节点的电压电平和所述第二输出节点的电压电平，产生所述第一锁存信号和所述第二锁存信号，以及
其中，当所述频率检测信号被禁止时，所述锁存电路基于所述第三输出节点的电压电平和所述第四输出节点的电压电平，产生所述第一锁存信号和所述第二锁存信号。


7.如权利要求1所述的锁存比较器，其中，所述锁存电路包括：
节点切换电路，被配置为：基于所述频率检测信号和使能信号，将所述第一输出节点电耦接到所述第三输出节点和第一锁存节点，以及将所述第二输出节点电耦接到所述第四输出节点和第二锁存节点；
第一反相电路，被配置为：通过基于所述第二锁存节点的电压电平锁存所述第一锁存节点的电压电平，产生所述第一锁存信号；和
第二反相电路，被配置为：通过基于所述第一锁存节点的电压电平锁存所述第二锁存节点的电压电平，产生所述第二锁存信号。


8.如权利要求7所述的锁存比较器，其中，所述锁存电路还包括电流路径阻断电路，其被配置为：基于所述第一锁存节点的电压电平和所述第二锁存节点的电压电平，阻断通过所述第一锁存节点和所述第二锁存节点的至少一个电流泄漏路径。


9.如权利要求1所述的锁存比较器，还包括输出锁存电路，其被配置为基于所述第二锁存信号将输出信号使能，以及基于所述第一锁存信号将所述输出信号的互补信号使能。


10.一种锁存比较器，包括：
放大电路，被配置为：当第一输入信号的电压电平和第二输入信号的电压电平在第一范围内时，基于所述第一输入信号和所述第二输入信号将第一输出节点的电压电平和第二输出节点的电压电平之中的一个改变为第一电压电平，以及当所述第一输入信号的电压电平和所述第二输入信号的电压电平在高于所述第一范围的第二范围内时，基于所述第一输入信号和所述第二输入信号将第三输出节点的电压电平和第四输出节点的电压电平之中的一个改变为第二电压电平，所述第二电压电平低于所述第一电压电平；和
锁存电路，被配置为：当所述第一输入信号的电压电平和所述第二输入信号的电压电平在所述第一范围内时，基于所述第一输出节点的电压电平和所述第二输出节点的电压电平来产生第一锁存信号和第二锁存信号，以及当所述第一输入信号的电压电平和所述第二输入信号的电压电平在所述第二范围内时，基于所述第三输出节点的电压电平和所述第四输出节点的电压电平来产生所述第一锁存信号和所述第二锁存信号。


11.如权利要求10所述的锁存比较器，其中，所述放大电路包括：
第一差分电路，被配置为：基于所述第一输入信号和所述第二输入信号，将所述第一输出节点的电压电平与所述第二输出节点的电压电平之中的一个改变为所述第一电压电平；
第一电压切换电路，被配置为：基于频率检测信号，向所述第一差分电路提供具有所述第一电压电平的第一电压；
第二差分电路，被配置为：基于所述第一输入信号和所述第二输入信号，将所述第三输出节点的电压电平和所述第四输出节点的电压电平之中的一个改变为所述第二电压电平；和
第二电压切换电路，被配置为：基于使能信号，向所述第二差分电路提供具有所述第二电压电平的第二电压。


12.如权利要求11所述的锁存比较器，其中，当所述第一输入信号的电压电平和所述第二输入信号的电压电平在所述第一范围内时，所述频率检测信号被使能，以及当所述第一输入信号的电压电平和所述第二输入信号的电压电平在所述第二范围内时，所述频率检测信号被禁止。


13.如权利要求11所述的锁存比较器，其中，所述第一差分电路包括：
第一P沟道MOS晶体管，被配置为通过接收所述第一输入信号将所述第二输出节点的电压电平改变为所述第一电压电平；和
第二P沟道MOS晶体管，被配置为通过接收所述第二输入信号将所述第一输出节点的电压电平改变为所述第一电压电平。


14.如权利要求11所述的锁存比较器，其中，所述第二差分电路包括：
第一N沟道MOS晶体管，被配置为通过接收所述第一输入信号将所述第四输出节点的电压电平改变为所述第二电压电平；和
第二N沟道MOS晶体管，被配置为通过接收所述第二输入信号将所...

【专利技术属性】
技术研发人员：朴奎泰，金永旭，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR