时钟故障检测器制造技术

本发明专利技术公开了一种时钟故障检测器，其包含：时序控制信号产生器以及时钟故障检测模块，其可分别依据时钟信号产生控制信号以及依据控制信号进行时钟故障检测。时钟故障检测模块可包含第一积分器、采样保持电路、第二积分器以及比较器。第一积分器可分别依据控制信号中的乒乓模式控制信号将时钟信号的先前时钟周期转换为参考电压；采样保持电路可分别依据乒乓模式控制信号采样及保持参考电压；第二积分器可将时钟信号的目前时钟周期转换为斜坡信号；以及比较器可将斜坡信号和至少一参考电压进行比较，以产生比较结果信号，以供指出时钟信号是否正常。相较于传统架构，本发明专利技术的时钟故障检测器具有在工艺上的更高精度，且能使电子装置达到优化效能。

【技术实现步骤摘要】
时钟故障检测器
本专利技术涉及电子电路，尤其涉及一种时钟故障检测器(clockfaildetector)。
技术介绍
时钟故障检测器是电子装置中的重要的基本电路。传统的时钟故障检测器有某些问题，尤其，其响应时间(例如代表时钟故障的脉冲相对于时钟故障发生的时间点的延迟时间)典型地等于恒定值，且与输入时钟周期无关，这可为电子装置的错误处置带来不便。例如，上述响应时间无法随着输入时钟变快而变短。又例如，上述响应时间无法随着输入时钟变慢而变长。此外，上述响应时间典型地对工艺变化敏感，这可造成电子装置的操作的不准确，使整体效能变差。因此，需要一种新颖的架构，以提升电子系统的整体效能。
技术实现思路
本专利技术的一目的在于公开一种时钟故障检测器，以解决上述问题。本专利技术的另一目的在于公开一种时钟故障检测器，以达到电子装置的优化(optimal)效能。本专利技术的又一目的在于公开一种时钟故障检测器，以达到在工艺上的更高精度的目标。本专利技术的至少一实施例公开一种时钟故障检测器。所述时钟故障检测器可包含一时序控制信号产生器以及耦接至所述时序控制信号产生器的至少一时钟故障检测模块。所述时序控制信号产生器可用来接收一时钟信号，且依据所述时钟信号产生多个控制信号，以供为所述时钟故障检测器进行时序控制，且所述至少一时钟故障检测模块可用来依据所述多个控制信号进行时钟故障检测。尤其，所述至少一时钟故障检测模块可包含在一乒乓模式中操作的多个第一积分器与多个采样保持(sampleandhold)电路，其分别耦接至所述时序控制信号产生器与所述多个第一积分器，且可包含耦接至所述时序控制信号产生器的至少一第二积分器以及耦接至所述多个采样保持电路以及所述至少一第二积分器的至少一比较器。例如，所述多个第一积分器可用来分别依据所述多个控制信号中的多个乒乓模式控制信号将所述时钟信号的多个先前时钟周期转换为多个参考电压；所述多个采样保持电路可用来分别依据所述多个乒乓模式控制信号采样及保持所述多个参考电压，以供比较；所述至少一第二积分器可用来将所述时钟信号的至少一目前时钟周期转换为至少一斜坡信号，以供比较；以及所述至少一比较器可用来将所述至少一斜坡信号和所述多个参考电压中的至少一参考电压进行比较，以产生至少一比较结果信号，以供指出所述时钟信号是否正常。相较于传统的时钟故障检测器，本专利技术的时钟故障检测器具有在工艺上的更高精度(例如其故障检测的响应时间对工艺变化不敏感)，且能使电子装置达到优化效能。附图说明图1为依据本专利技术一实施例的一种时钟故障检测器的示意图。图2绘示依据本专利技术一实施例的在图1所示的时钟故障检测器的实施细节。图3绘示依据本专利技术一实施例的在图1所示的时钟故障检测器的相关信号。图4绘示依据本专利技术一实施例的在图1所示的时钟故障检测器中的时序控制信号产生器的实施细节。图5为依据本专利技术一实施例的一种时钟故障检测器的示意图。图6绘示依据本专利技术一实施例的在图5所示的时钟故障检测器的实施细节。图7绘示依据本专利技术一实施例的在图5所示的时钟故障检测器的相关信号。图8绘示依据本专利技术一实施例的在图5所示的时钟故障检测器中的时序控制信号产生器的实施细节。其中，附图标记说明如下：100、200时钟故障检测器110、210时序控制信号产生器120A、120B、220时钟故障检测模块130多路选择器INT1A、INT1B、INT1第一积分器INT2A、INT2B、INT2第二积分器SH_A、SH_B、SH采样保持电路CMP_A、CMP_B、CMP比较器IB1(1)、IB1(2)、电流源IB2(1)、IB2(2)、IB1、IB2SW_S(1)、SW_S(2)、开关SW_R(1)、SW_R(2)、SW11、SW12、SW21、SW22CS(1)、CS(2)、电容器CR(1)、CR(2)、CS1、CS2、CRMN_S(1)、MN_S(2)、晶体管MN_R(1)、MN_R(2)、MN_S1、MN_S2、MN_RVDD电源电压CLK时钟信号P1、P2乒乓模式控制信号RST_S1、RST_S2、RST_R复位信号VRef_A、VRef_B、参考电压VS1、VS2、VRefVRamp_A、VRamp_B、斜坡信号VRampCLK_OK_A、比较结果信号CLK_OK_B、CLK_OKD、Q、QN端子具体实施方式图1为依据本专利技术一实施例的一种时钟故障检测器100的示意图。时钟故障检测器100可包含一时序控制信号产生器110，以及耦接至时序控制信号产生器110的至少一时钟故障检测模块，诸如时钟故障检测模块120A与120B。时序控制信号产生器110可用来接收一时钟信号CLK，且依据时钟信号CLK产生多个控制信号，以供为时钟故障检测器100进行时序控制，且上述至少一时钟故障检测模块诸如时钟故障检测模块120A与120B可用来依据所述多个控制信号进行时钟故障检测。尤其，上述至少一时钟故障检测模块诸如时钟故障检测模块120A与120B可包含在一乒乓模式中操作的多个第一积分器与多个采样保持电路，诸如耦接至时序控制信号产生器110的第一积分器INT1A与INT1B以及分别耦接至第一积分器INT1A与INT1B的采样保持电路SH_A与SH_B，且可包含耦接至时序控制信号产生器110的至少一第二积分器，诸如第二积分器INT2A与INT2B，并且可还包含耦接至所述多个采样保持电路以及上述至少一第二积分器的至少一比较器，诸如分别耦接至采样保持电路SH_A与SH_B以及第二积分器INT2A与INT2B的比较器CMP_A与CMP_B。依据本实施例，第一积分器INT1A与INT1B可分别依据所述多个控制信号中的多个乒乓模式控制信号将时钟信号CLK的多个先前时钟周期转换为多个参考电压诸如参考电压VRef_A与VRef_B，且采样保持电路SH_A与SH_B可分别依据所述多个乒乓模式控制信号采样及保持参考电压VRef_A与VRef_B，以供比较。另外，上述至少一第二积分器诸如第二积分器INT2A与INT2B可将时钟信号CLK的至少一目前时钟周期(例如一或多个目前时钟周期，诸如不同时间点的各自的最新时钟周期)转换为至少一斜坡信号诸如斜坡信号VRamp_A与VRamp_B，以供比较。此外，上述至少一比较器诸如比较器CMP_A与CMP_B可将上述至少一斜坡信号诸如斜坡信号VRamp_A与VRamp_B和参考电压VRef_A与VRef_B中的至少一参考电压进行比较以产生至少一比较结果信号，尤其，可将斜坡信号VRamp_A与VRamp_B分别和参考电压VRef_A与VRef_B进行比较以产生比较结果信号CLK_OK_A与CLK_OK_B，以供指出时钟信号CLK是否正常。如图1所示，本文档来自技高网...

【技术保护点】
1.一种时钟故障检测器，其特征在于，包含：/n一时序控制信号产生器，用来接收一时钟信号，且依据所述时钟信号产生多个控制信号，以供为所述时钟故障检测器进行时序控制；以及/n至少一时钟故障检测模块，耦接至所述时序控制信号产生器，用来依据所述多个控制信号进行时钟故障检测，其中所述至少一时钟故障检测模块包含：/n在乒乓模式中操作的多个第一积分器，耦接至所述时序控制信号产生器，用来分别依据所述多个控制信号中的多个乒乓模式控制信号将所述时钟信号的多个先前时钟周期转换为多个参考电压；/n在所述乒乓模式中操作的多个采样保持电路，耦接至所述多个第一积分器，用来分别依据所述多个乒乓模式控制信号采样及保持所述多个参考电压，以供比较；/n至少一第二积分器，耦接至所述时序控制信号产生器，用来将所述时钟信号的至少一目前时钟周期转换为至少一斜坡信号，以供比较；以及/n至少一比较器，耦接至所述多个采样保持电路以及所述至少一第二积分器，用来将所述至少一斜坡信号和所述多个参考电压中的至少一参考电压进行比较，以产生至少一比较结果信号，以供指出所述时钟信号是否正常。/n

【技术特征摘要】
1.一种时钟故障检测器，其特征在于，包含：
一时序控制信号产生器，用来接收一时钟信号，且依据所述时钟信号产生多个控制信号，以供为所述时钟故障检测器进行时序控制；以及
至少一时钟故障检测模块，耦接至所述时序控制信号产生器，用来依据所述多个控制信号进行时钟故障检测，其中所述至少一时钟故障检测模块包含：
在乒乓模式中操作的多个第一积分器，耦接至所述时序控制信号产生器，用来分别依据所述多个控制信号中的多个乒乓模式控制信号将所述时钟信号的多个先前时钟周期转换为多个参考电压；
在所述乒乓模式中操作的多个采样保持电路，耦接至所述多个第一积分器，用来分别依据所述多个乒乓模式控制信号采样及保持所述多个参考电压，以供比较；
至少一第二积分器，耦接至所述时序控制信号产生器，用来将所述时钟信号的至少一目前时钟周期转换为至少一斜坡信号，以供比较；以及
至少一比较器，耦接至所述多个采样保持电路以及所述至少一第二积分器，用来将所述至少一斜坡信号和所述多个参考电压中的至少一参考电压进行比较，以产生至少一比较结果信号，以供指出所述时钟信号是否正常。


2.如权利要求1所述的时钟故障检测器，其特征在于，所述多个采样保持电路分别被集成到所述多个第一积分器中。


3.如权利要求1所述的时钟故障检测器，其特征在于，所述至少一第二积分器包含多个第二积分器，以及所述至少一比较器包含多个比较器；所述至少一时钟故障检测模块包含多个时钟故障检测模块，其中所述多个时钟故障检测模块中的任何一个时钟故障检测模块包含所述多个第一积分器中的一个、所述多个采样保持电路中的一个、所述多个第二积分器中的一个以及所述多个比较器中的一个；以及所述时钟故障检测器还包含：
多路选择器，用来基于所述乒乓模式选择所述多个比较器所分别产生的多个比较结果信号中的一个作为用来输出的比较结果信号，以供指出所述时钟信号是否正常。


4.如权利要求3所述的时钟故障检测器，其特征在于，所述多路选择器包含：
分别接收所述多个乒乓模式控制信号的一组开关，用来依据所述多个乒乓模式控制信号轮流选择所述多个比较结果信号作为所述用来输出的比较结果信号。


5.如权利要求3所述的时钟故障检测器，其特征在于，所述多个采样保持电路分别被集成到所述多个第一积分器中，其中：
所述多个第一积分器中的所述一个包含：
电流源，耦接至一电源电压；
开关，耦接至所述电流源；以及
电容器，耦接在所述开关与一接地电压之间；以及
所述多个采样保持电路中的所述一个包含：
所述开关；以及
所述电容器。


6.如权利要求5所述的时钟故障检测器，其特征在于，依据所述多个乒乓模式控制信号中的一个，所述开关于所述时钟信号的一周期中控制所述电流源对所述电容器充电以产生所述多个参考电压中的一个，且在所述时钟信号的另一周期中控制所述电容器保持所述多个参考电压中的所述一个。


7.如权利要求1所述的时钟故障检测器，其特征在于，所述至少一第二积分器包含单一第二积分器，以及所述至少一比较器包含一单一比较器；所述至少一时钟故障检测模块被实施成一集成的时钟故障检测模块，其中所述多个第一积分器共享至少一组件；以及所述集成的时钟故障检测模块还包含...

【专利技术属性】
技术研发人员：郝报田，王维铁，李超，
申请(专利权)人：雅特力科技重庆有限公司，
类型：发明
国别省市：重庆;50