一种低压低功耗的动态比较器制造技术

本发明专利技术涉及一种低压低功耗的动态比较器，包括输入级和锁存级，其中输入级和锁存级的偏置电流分别采用了不同的尾电流管，这种双尾电流管使得电源和地之间的电路堆叠较少，因此适合在低电源电压下工作。此外，与传统的动态比较器相比，本发明专利技术在输入级中增加了两个开关管，可以避免产生从电源到地的电流泄放通路，有效降低尾电流管偏置电流，而且还能提高锁存器的速度。该比较器可应用于逐次逼近型模数转换器中，满足无线传感器应用系统对模数转换器苛刻的功耗要求。

【技术实现步骤摘要】
一种低压低功耗的动态比较器
本专利技术涉及一种比较器，具体涉及一种低压低功耗的动态比较器，属于集成电路

技术介绍
随着无线传感器的快速发展，对模数转换器的低功耗要求也越来越高，而模数转换器中比较器是基本构成电路，因此设计中要求比较器电路的功耗和面积较小。同时深亚微米CMOS中低电源电压的应用也对比较器的设计有着低电压的限制，为了满足低功耗和低电压电压的设计要求，不但需要各种技术的改进，也需要设计新的电路结构。传统的基于CMOS的动态比较器如图1所示，它是基于敏感放大器的动态锁存比较器，该结构具有多个优点如高输入阻抗、轨到轨的高输出摆幅、无静态功耗等，但是这种结构也有一些缺点，如输入级和锁存级的电流都是由一个尾晶体管的偏置电流决定的，只有一个电流路径，而比较器工作时为了降低比较器的失调，则期望输入级尾偏置电流小一些，但是为了快速提升锁存器的速度，则期望锁存级尾偏置电流大一些，因此这种设计会影响锁存比较器的再生过程，延时偏大。另外，传统结构的CMOS动态比较器很难应用在低电压系统中，因此，迫切的需要一种新的方案解决上述技术问题。
技术实现思路
本专利技术正是针对现有技术中存在的问题，提供一种低压低功耗的动态比较器，该技术方案既能保证低功耗又能达到低电源电压的要求，通过验证可知，本专利技术结构，在电源电压为0.5V时功耗是nw量级，同时功能和性能均能满足低压低功耗的逐次逼近的模数转换器的要求。为了实现上述目的，本专利技术的技术方案如下，一种低压低功耗的动态比较器，所述动态比较器包含输入级和锁存级，所述输入级和锁存级由节点fp和fn连接。作为本专利技术的一种改进，所述输入级包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4，第五NMOS管MN5，第一PMOS管MP1、第二PMOS管MP2，所述MN5为输入级的尾电流管；其中：MN1的栅极连接输入信号Vin，其源极连接所述MN3的漏极，MN1的漏极节点fp连接所述MP1的漏极和所述MN4的栅极；所述MN2的栅极连接输入信号Vip，其源极连接所述MN4的漏极，MN2的漏极节点fn连接所述MP2的漏极和所述MN3的栅极；所述MP1和MP2的栅极连接时钟信号clk，所述MP1和MP2的源极接电源VDD；所述MN3和MN4的源极连接所述MN5的漏极；所述MN5的栅极连接时钟信号clk，其源极连接到地。作为本专利技术的一种改进，所述锁存级包括第五PMOS管MP5、第三PMOS管MP3、第四PMOS管MP4、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9，所述MP5为锁存级尾电流管；MP5的栅极连接时钟信号clkb，MP5的漏极连接所述MP3和MP4的源极，MP5的源极连接到电源电压VDD；所述MP3的漏极连接到输出节点outn，同时连接到所述MN6、MN8的漏极以及所述MP4和MN7的栅极；所述MP4的漏极连接到输出节点outp，同时连接到所述MN7、MN9的漏极以及所述MP3和MN6的栅极；所述MN6和MN7的源极连接到地GND；所述MN8的栅极连接节点fp，其源极连接到地GND；所述MN9的栅极连接节点fn，其源极连接到地GND。作为本专利技术的一种改进，当时钟clk为低电平，clkb为高电平时，所述输入级和锁存级的连接节点fp和fn均为高电平，锁存级的输出节点outp和outn均为低电平，此时该动态比较器出于复位阶段；当时钟clk为高电平，clkb为低电平时，输入级和锁存级的连接节点fp和fn产生电压差，此时锁存级的尾电流管MP5打开，交叉耦合对管MN6和MP3以及MN7和MP4加速输出电平的转换，使得差分输出电电压最高位为电源电压VDD，电压最低位为地GND，从而实现对于输入信号Vin和Vip动态比较的功能。作为本专利技术的一种改进，所述MN6和MP3以及MN7和MP4构成交叉耦合对管，进一步加快输出电平的转换。一种低压低功耗的动态比较器的控制方法，当时钟clk为低电平，clkb为高电平时，所述输入级和锁存级的连接节点fp和fn均为高电平，锁存级的输出节点outp和outn均为低电平，此时该动态比较器出于复位阶段；当时钟clk为高电平，clkb为低电平时，输入级和锁存级的连接节点fp和fn产生电压差，此时锁存级的尾电流管MP5打开，交叉耦合对管MN6和MP3以及MN7和MP4加速输出电平的转换，使得差分输出电电压最高位为电源电压VDD，电压最低位为地GND，从而实现对于输入信号Vin和Vip动态比较的功能。相对于现有技术，本专利技术具有如下优点，1)该技术方案所述的低压低功耗的动态比较器由于采用双尾电流源供电方式，输入级和锁存级的供电路径是两路，可以把输入级尾电流设置小一些提高降低比较器的失调，同时可以把锁存级的电流设置大一些，提高锁存速度；2)本专利技术所述低压低功耗的动态比较器，输入级加入了MN3和MN4两个开关管，通过节点fn和fp控制锁存级，提高锁存速度，也能避免产生从电源到地的电流路径；3)本专利技术所述的低压低功耗的动态比较器由于采用双尾电流源供电方式，该结构在clk和clkb的时钟控制下，非常适合低电源电压工作，能够满足低电源电压的应用要求。附图说明图1是传统的动态比较器结构示意图；图2是本专利技术低压低功耗的动态比较器的结构示意图；具体实施方式：为了加深对本专利技术的理解，下面结合附图对本实施例做详细的说明。实施例1：参见图1，一种低压低功耗的动态比较器，包括输入级和锁存级，其中输入级和锁存级由节点fp和fn实现连接。具体的，输入级的输出节点fp和fn作为所述锁存级的输入节点fp和fn。其中，输入级包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4，第一PMOS管MP1、第二PMOS管MP2，所属MN5为输入级的尾电流管。其中，锁存级包括第五PMOS管MP5、第三PMOS管MP3、第四PMOS管MP4、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9，所述MP5为锁存级尾电流管。在本实施例中，输入级具体结构为，所述MN1的栅极连接输入信号Vin，其源极连接所述MN3的漏极，MN1的漏极节点fp连接所述MP1的漏极和所述MN4的栅极；所述MN2的栅极连接输入信号Vip，其源极连接所述MN4的漏极，MN2的漏极节点fn连接所述MP2的漏极和所述MN3的栅极；所述MP1和MP2的栅极连接时钟信号clk，所述MP1和MP2的源极接电源VDD；所述MN3和MN4的源极连接所述MN5的漏极；所述MN5的栅极连接时钟信号clk，其源极连接到地。其中节点fp和fn为第一级输出节点。在本实施例中，锁存级具体结构为，所述MP5的栅极连接时钟信号clkb，MP5的漏极连接所述MP3和MP4的源极，MP5的源极连接到电源电压VDD；所述MP3的漏极连接到输出节点outn，同时连接到所述MN6、MN8的漏极以及所述MP4和MN7的本文档来自技高网...

【技术保护点】
1.一种低压低功耗的动态比较器，其特征在于，所述动态比较器包含输入级和锁存级，所述输入级和锁存级由节点fp和fn连接。/n

【技术特征摘要】
1.一种低压低功耗的动态比较器，其特征在于，所述动态比较器包含输入级和锁存级，所述输入级和锁存级由节点fp和fn连接。


2.根据权利要求1所述的低压低功耗的动态比较器，其特征在于，所述输入级包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4，第五NMOS管MN5，第一PMOS管MP1、第二PMOS管MP2，所述MN5为输入级的尾电流管；
其中：MN1的栅极连接输入信号Vin，其源极连接所述MN3的漏极，MN1的漏极节点fp连接所述MP1的漏极和所述MN4的栅极；所述MN2的栅极连接输入信号Vip，其源极连接所述MN4的漏极，MN2的漏极节点fn连接所述MP2的漏极和所述MN3的栅极；所述MP1和MP2的栅极连接时钟信号clk，所述MP1和MP2的源极接电源VDD；所述MN3和MN4的源极连接所述MN5的漏极；所述MN5的栅极连接时钟信号clk，其源极连接到地。


3.根据权利要求2所述的低压低功耗的动态比较器，其特征在于，所述锁存级包括第五PMOS管MP5、第三PMOS管MP3、第四PMOS管MP4、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9，所述MP5为锁存级尾电流管；
MP5的栅极连接时钟信号clkb...

【专利技术属性】
技术研发人员：赵莉，黄晶，刘士荣，
申请(专利权)人：南京德睿智芯电子科技有限公司，
类型：发明
国别省市：江苏;32