沟槽栅及沟槽栅功率器件的制作方法技术

本发明专利技术提供一种沟槽栅及沟槽栅功率器件的制作方法，包括：1)提供一基底，于基底中形成沟槽；2)于沟槽中形成覆盖沟槽的上部的非保形衬垫层；3)于裸露的沟槽的下部及底部形成第一栅介质层；4)去除非保形衬垫层，裸露沟槽的上部；5)于裸露的沟槽的上部形成第二栅介质层，第二栅介质层的厚度小于第一栅介质层的厚度；6)于沟槽中填充栅极层。本发明专利技术通过非保形衬垫使得沟槽内的栅介质层分别制备，沟槽下部的第一栅介质层首先通过氧化或原子层沉积控制其厚度，并在沟槽上部的第二栅介质层沉积时可同时增加第一栅介质层的厚度，可以有效降低栅极与漏极之间的电容，使QG参数明显减小，从而大大优化功率器件的品质因素。大优化功率器件的品质因素。大优化功率器件的品质因素。

【技术实现步骤摘要】
沟槽栅及沟槽栅功率器件的制作方法


[0001]本专利技术属于半导体设计制造领域，特别是涉及一种沟槽栅及沟槽栅功率器件的制作方法。

技术介绍

[0002]功率器件是一种以输出较大功率为目的的放大器件。因此，要求其可以同时输出较大的电压和电流。品质因素通常用来评价功率MOSFET产品的质量，功率MOSFET的品质因素以FOM＝RDSON*QG来表示，其中，RDSON表示功率MOSFET的导通阻抗，QG表示栅电荷。
[0003]功率MOSFET的功率损耗通常为传导损耗与开关损耗的总和，功率MOSFET的导通阻抗RDSON越高，传到损耗就越高。而栅电荷QG参数越高，会导致功率MOSFET的开关时间变高，最终会表现为功率MOSFET的开关损耗变高，其中，栅电荷QG参数与栅极和漏极之间的电容有很大的关系。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种沟槽栅及沟槽栅功率器件的制作方法，用于解决现有技术中功率MOSFET的栅极和漏极之间的电容较大而导致品质因素较差问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种沟槽栅的制作方法，所述制作方法包括步骤：1)提供一基底，于所述基底中形成沟槽；2)于所述沟槽中形成覆盖所述沟槽的上部的非保形衬垫层，裸露所述沟槽的下部及底部；3)于裸露的所述沟槽的下部及底部形成第一栅介质层；4)去除所述非保形衬垫层，裸露所述沟槽的上部；5)于裸露的所述沟槽的上部形成第二栅介质层，所述第二栅介质层的厚度小于所述第一栅介质层的厚度；6)于所述沟槽中填充栅极层。
[0006]可选地，步骤2)采用原子层沉积法于所述沟槽中形成覆盖所述沟槽的上部的非保形衬垫层。
[0007]可选地，所述非保形衬垫层的厚度范围介于5埃～200埃。
[0008]可选地，所述非保形衬垫层的材料包括TaN、TiN、Al2O3、ZrO2、Y2O3及HfO2中的一种。
[0009]可选地，步骤4)采用H3PO4溶液去除所述非保形衬垫层。
[0010]可选地，步骤5)于裸露的所述沟槽的上部形成第二栅介质层的过程中，同时增加所述第一栅介质层的厚度。
[0011]可选地，所述第一栅介质层的厚度不小于所述第二栅介质层的厚度的2倍。
[0012]可选地，所述第一栅介质层及所述第二栅介质层的材料包括二氧化硅。
[0013]可选地，所述第一栅介质层及所述第二栅介质层的制备工艺包括干氧氧化工艺、湿氧氧化工艺及原位水气氧化工艺及原子层沉积中的一种。
[0014]可选地，所述干氧氧化工艺、湿氧氧化工艺及原位水气氧化工艺的氧化气氛包括H2、N2及NO中的一种或多种。
[0015]可选地，所述第一栅介质层及所述第二栅介质层的材料包括高k介质层，所述高k介质层的制备工艺包括化学气相沉积工艺及原子层沉积工艺中的一种。
[0016]可选地，所述高k介质层的材料包括HFO2、Al2O3及AlN中的一种。
[0017]可选地，所述栅极层的材料包括多晶硅，步骤6)于所述沟槽中填充栅极层的工艺包括炉管工艺及单晶圆工艺中的一种。
[0018]可选地，步骤1)于所述衬底中形成沟槽后，还包括步骤：对所述沟槽进行热氧化形成热氧化层，并湿法去除所述热氧化层，以使所述沟槽的顶角及底角实现圆角化。
[0019]本专利技术还提供一种沟槽栅功率器件的制作方法，包括步骤：1)提供一N+型衬底，所述N+型衬底上形成有N-型外延层；2)于所述N-型外延层中形成P-阱区及P+阱区，所述P+阱区位于所述P-阱区内；3)采用如上所述的沟槽栅的制作方法于所述N-型外延层及所述P-型阱区内制作沟槽栅；4)于所述沟槽栅的两侧形成N+型源区，所述N+型源区横跨于所述P+阱区位于所述P-阱区；5)于所述N+型源区上制作源电极，于所述N+型衬底的背面制作漏电极。
[0020]可选地，所述第一栅极层的底端低于所述P-型阱区的底端。
[0021]如上所述，本专利技术的沟槽栅及沟槽栅功率器件的制作方法，具有以下有益效果：
[0022]本专利技术提出了一种沟槽栅功率器件的制作方法，通过非保形衬垫使得沟槽内的栅介质层分别制备，沟槽下部的第一栅介质层首先通过氧化或原子层沉积控制其厚度，并在沟槽上部的第二栅介质层沉积时可同时增加第一栅介质层的厚度，可以有效降低栅极与漏极之间的电容，使栅电荷QG参数明显减小，从而大大优化功率器件的品质因素。同时沟槽上部的第二栅介质控制为较小的厚度，可以有效降低功率器件的阈值电压，提高栅极的控制能力。
附图说明
[0023]图1～图8显示为本专利技术的沟槽栅的制作方法各步骤所呈现的结构示意图。
[0024]图9显示为本专利技术的沟槽栅功率器件的制作方法最终呈现的结构示意图。
[0025]元件标号说明
[0026]101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
N+型衬底
[0027]102
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
N-型外延层
[0028]103
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
沟槽
[0029]104
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
非保形衬垫层
[0030]105
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一栅介质层
[0031]106
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二栅介质层
[0032]107
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅极层
[0033]108
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
P-阱区
[0034]109
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
P+阱区
[0035]110
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
N+型源区
[0036]111
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
源电极
[0037]112
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
漏电极
具体实施方式
[0038]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0039]如在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0040]为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽栅的制作方法，其特征在于，所述制作方法包括步骤：1)提供一基底，于所述基底中形成沟槽；2)于所述沟槽中形成覆盖所述沟槽的上部的非保形衬垫层，裸露所述沟槽的下部及底部；3)于裸露的所述沟槽的下部及底部形成第一栅介质层；4)去除所述非保形衬垫层，裸露所述沟槽的上部；5)于裸露的所述沟槽的上部形成第二栅介质层，所述第二栅介质层的厚度小于所述第一栅介质层的厚度；6)于所述沟槽中填充栅极层。2.根据权利要求1所述的沟槽栅的制作方法，其特征在于：步骤2)采用原子层沉积法于所述沟槽中形成覆盖所述沟槽的上部的非保形衬垫层。3.根据权利要求1所述的沟槽栅的制作方法，其特征在于：所述非保形衬垫层的厚度范围介于5埃～200埃。4.根据权利要求1所述的沟槽栅的制作方法，其特征在于：所述非保形衬垫层的材料包括TaN、TiN、Al2O3、ZrO2、Y2O3及HfO2中的一种。5.根据权利要求4所述的沟槽栅的制作方法，其特征在于：步骤4)采用H3PO4溶液去除所述非保形衬垫层。6.根据权利要求1所述的沟槽栅的制作方法，其特征在于：步骤5)于裸露的所述沟槽的上部形成第二栅介质层的过程中，同时增加所述第一栅介质层的厚度。7.根据权利要求1所述的沟槽栅的制作方法，其特征在于：所述第一栅介质层的厚度不小于所述第二栅介质层的厚度的2倍。8.根据权利要求1所述的沟槽栅的制作方法，其特征在于：所述第一栅介质层及所述第二栅介质层的材料包括二氧化硅。9.根据权利要求8所述的沟槽栅的制作方法，其特征在于：所述第一栅介质层及所述第二栅介质层的制备工艺包括干氧氧化工艺、湿氧氧化工艺及原位水气氧化工艺及原子层沉积中的一种。10.根...

【专利技术属性】
技术研发人员：平延磊，黄文康，曾伟雄，
申请(专利权)人：芯恩青岛集成电路有限公司，
类型：发明
国别省市：