用于堆叠式微电子装置的集成群接合和包封的方法和设备制造方法及图纸

本申请案涉及用于堆叠式微电子装置的集成群接合和包封的方法和设备。用于制造微电子装置组合件的方法，所述方法包括在衬底上提供相互隔开的微电子装置堆叠；以及大体上同时包封所述衬底上的所述微电子装置堆叠，且群接合垂直相邻的微电子装置的相互对准的导电元件。本申请案还公开用于实施所述方法的压缩模制设备，和所产生的微电子装置组合件。和所产生的微电子装置组合件。和所产生的微电子装置组合件。

【技术实现步骤摘要】
用于堆叠式微电子装置的集成群接合和包封的方法和设备
[0001]优先权主张
[0002]本申请案主张2019年8月28日申请的标题为“用于堆叠式微电子装置的集成群接合和包封的方法和设备(Methods and Apparatus for Integrated Gang Bonding and Encapsulation of Stacked Microelectronic Devices)”第16/553,504号美国专利申请案的申请日权益。


[0003]本文所公开的实施例涉及堆叠式微电子装置的经包封组合件的制造。更明确地说，本文所公开的实施例涉及与堆叠式微电子装置(例如半导体裸片)的模制化合物的集成(例如大体上同时)群接合和包封的方法和设备。

技术介绍

[0004]随着电子行业已走向堆叠式微电子装置的三维组合件，最常是以堆叠式半导体裸片的形式，在包封裸片堆叠之前，机械和电连接所堆叠裸片的经对准导电元件时所引发的时间和成本已经成为一个问题。按照惯例，经单分半导体裸片与裸片的和邻近裸片的垫对准的导柱堆叠，其中待形成的裸片堆叠除顶部裸片之外全部包括穿衬底通孔(TSV，又称为“穿硅通孔”)，其在每一裸片的相对表面在呈导柱和垫的形式的导电元件处终止。每一裸片堆叠形成于未单分基底晶片、其它块状半导体衬底或其它组件的裸片位置的导电元件上并与之对准。导柱可包括单个导电材料，例如铜，或由焊料覆盖的导电材料。
[0005]热压接合技术已证实提供组件之间的稳健机械和电连接，其中施加热量和压力(即，垂直力)来致使半导体裸片的导电元件接合到另一半导体裸片或基底衬底的导电元件。然而，如按照惯例所实践，当将接合多个堆叠式半导体裸片时，热压接合昂贵且耗时，更加常见的要求是使用减小间距的较小导电元件的半导体裸片的三维(3D)组合件以商业规模实施。举例来说，包括四个、八个、十二个或甚至十六个半导体裸片的存储器裸片堆叠例如可实施于混合存储器立方体架构中，且可制造在高带宽存储器(HBM)架构的情况下包含逻辑裸片的那类堆叠。
[0006]举例来说，当多个半导体裸片将堆叠于块状半导体衬底(例如晶片)的裸片位置上时，随着堆叠形成，给定层级的经单分裸片经放置且接着逐个地热压群接合到基底晶片，或通过热量和压力的施加接合到较低层级的裸片，且一个裸片级接一个裸片级重复所述过程，直到实现所要数目(例如四个裸片、八个裸片等)的裸片堆叠。即使在以晶片级执行此类堆叠和群接合时，将了解，此方法也是成本和时间密集的，在继续进行以形成下一较高层级之前，要求使用抓放设备来进行堆叠和个别地群接合每一裸片层级的裸片的多个动作。另外，铜到铜导电元件的常规热压接合是固态扩散接合工艺，其导致在不合需要的高温(约300℃，即使对于所谓的“低温”接合也是如此)下进行的两个抵接金属表面之间的原子的相互扩散和晶粒生长。此类温度大大超过了按照惯例用来包封裸片堆叠的电介质模制化合物的温度容差，从而需要在包封之前完成所有裸片堆叠的接合。归因于裸片的热预算限制、以
及接合后热机械应力控制和对准准确性约束条件，与热压接合相关联的较高温度的避免也是合意的。

技术实现思路

[0007]在一些实施例中，一种制造微电子装置组合件的方法包括：将支撑在衬底上的至少一个微电子装置堆叠安置在模制设备中；以及大体上同时至少部分地包封所述至少一个微电子装置堆叠，且在所述模制设备内接合所述至少一个微电子装置堆叠的相互对准的导电元件。
[0008]在一些实施例中，一种制造半导体装置封装的方法包括：将一层经单分半导体裸片堆叠在衬底的隔开的裸片位置上；以及将所述经单分半导体裸片的导电元件粘着到衬底的裸片位置的经对准导电元件。将至少另一层经单分半导体裸片堆叠在所述半导体裸片层的半导体裸片上，并将所述至少另一层的半导体裸片的导电元件粘着到所述层的半导体裸片的经对准导电元件。将衬底和经堆叠经单分半导体裸片安置到压缩模制设备的下部模具节段中，并将电介质包封体引入到所述下部模具节段中。将所述模制设备的上部模具节段放置在下部模具节段上方。加热压缩模制设备，同时用上部和下部模具节段中的至少一者，垂直于衬底的主平面，将力施加到经单分半导体裸片和衬底，以群接合经单分半导体裸片和衬底的经对准导电元件，且大体上同时形成并固化所述经单分半导体裸片周围和之间以及衬底上方的电介质包封体。
[0009]在一些实施例中，一种制造微电子组合件的方法包括：在衬底上提供相互隔开的微电子装置堆叠；以及大体上同时将微电子装置的所述堆叠包封在衬底上，且群接合垂直相邻的微电子装置的相互对准的导电元件。
[0010]在一些实施例中，一种微电子装置组合件制造方法包括：将至少两个微电子装置与相互对准并接触的导电元件组装；以及大体上同时接合所述相互对准并接触的导电元件，且至少部分地包封所述经组装的至少两个微电子装置。
[0011]在一些实施例中，一种压缩模制设备包括上部模具节段和下部模具节段，其大小经设计且经配置以结合上部模具节段限定用于接纳微电子装置组合件的模腔。上部模具节段和下部模具节段中的一者被配置成朝向和远离另一模具节段移动。驱动器可操作地耦接到上部模具节段和下部模具节段中经配置以用于移动的一者，且包含设备来限制性上部模具节段和下部模具节段中经配置以用于朝向另一模具节段移动的一者的行进中的至少一者，且限制上部模具节段和下部模具节段中经配置以用于移动的一者施加到模腔中的微电子装置组合件的力。
附图说明
[0012]图1A到1E示意性地描绘接合工艺中在起始永久性连接之前最初机械和电连接半导体裸片的堆叠的一序列动作；
[0013]图1F示意性地描绘如图1E所示的半导体裸片的堆叠的常规热压接合，以及所得半导体裸片组合件；
[0014]图2A是承载最初机械和电连接并紧固在半导体晶片的未单分裸片位置上方的半导体裸片的堆叠的半导体晶片的透视示意图，且图2B是紧固到半导体晶片的裸片堆叠的侧
视示意图；
[0015]图3是用于垂直于半导体晶片的平面施加热量和压力以群接合且同时包封半导体晶片所承载的裸片堆叠的压缩模具中的图2A和2B的裸片堆叠和半导体晶片的侧视示意图；
[0016]图4是根据本公开的实施例制造的半导体封装的侧视示意性横截面图；
[0017]图5是可在本公开的实施例的插入接合实施方案中使用的实例导电元件配置的放大侧视示意图；
[0018]图6是可在本公开的实施例的共晶接合实施方案中使用的实例导电元件配置的放大侧视示意图；
[0019]图7是可结合本公开的实施例的低温焊料接合实施方案使用的实例导电元件配置的放大侧视示意图；
[0020]图8是包括根据本专利技术的实施例的方法的动作的流程图；以及
[0021]图9是使用根据本公开的至少一个微电子装置封装的电子系统的示意图。
具体实施方式
[0022]结合各种绘图进行的以下描述涉及以下若干实施例，其中集成(例如大体上同时)群接合微电子装置的堆叠的导电元件(例如半导体裸片、晶片、其它衬底本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造微电子装置组合件的方法，其包括：将支撑在衬底上的至少一个微电子装置堆叠安置在模制设备中；以及大体上同时至少部分地包封所述至少一个微电子装置堆叠，且在所述模制设备内接合所述至少一个微电子装置堆叠的相互对准的导电元件。2.根据权利要求1所述的方法，其进一步包括：大体上同时用所述模制设备的至少一个模具节段将垂直力施加到所述至少一个微电子装置堆叠，且用所述模制设备内的经加热电介质包封体将热量施加到所述至少一个微电子装置堆叠。3.根据权利要求1或2所述的方法，其中所述模制设备包括压缩模制设备，且所述方法进一步包括将所述经加热的电介质包封体加热到可流动状态，同时大体上同时用所述至少一个模具节段将所述垂直力施加到所述至少一个微电子装置堆叠。4.根据权利要求1或2所述的方法，其中所述至少一个微电子装置堆叠包括若干相互横向隔开的裸片堆叠，每一裸片堆叠位于所述衬底的未经单分的裸片位置上，所述方法进一步包括将每一裸片位置的导电元件接合到位于其上的裸片堆叠的最低裸片的经对准导电元件。5.根据权利要求4所述的方法，其进一步包括在至少部分地包封所述若干相互横向隔开的裸片堆叠之后，穿过所述裸片堆叠之间的所述电介质包封体且穿过所述衬底来单分所述至少部分地包封的相互横向隔开的裸片堆叠。6.根据权利要求1或2所述的方法，其中接合包括插入接合、共晶接合或低温焊料接合中的一者。7.根据权利要求1或2所述的方法，其进一步包括在将支撑在衬底上的所述至少一个微电子装置堆叠安置在所述模制设备中之前，粘着所述至少一个微电子装置堆叠的相互对准的导电元件。8.根据权利要求7所述的方法，其进一步包括将所述衬底的导电元件粘着到所述至少一个微电子装置堆叠的最低微电子装置的经对准导电元件。9.根据权利要求8所述的方法，其中所述至少一个微电子装置堆叠包括若干相互隔开的微电子装置堆叠，所述方法进一步包括在将另一层微电子装置添加到所述若干相互隔开的微电子装置堆叠之前，将所述若干相互隔开的微电子装置堆叠的每一层微电子装置的导电元件粘着到所述衬底或下一较低层级的经对准导电元件。10.根据权利要求9所述的方法，其中接合包括大体上同时群接合所述若干相互隔开的微电子装置堆叠的所述微电子装置和所述衬底的相互对准的导电元件。11.根据权利要求10所述的方法，其中群接合包括插入接合、共晶接合或低温焊料接合中的一者。12.根据权利要求7所述的方法，其中粘着包括将热量和垂直力同时施加所述至少一个微电子装置堆叠。13.根据权利要求1或2所述的方法，其进一步包括在大体上同时至少部分地包封所述至少一个微电子装置堆叠且在所述模制设备内接合所述至少一个微电子装置堆叠的相互对准的导电元件之前，将挡块放置在所述模制设备的上部和下部模具节段之间，以限制所述上部模具节段与所述下部模具节段之间的相互垂直行进。14.根据权利要求1或2所述的方法，其中在使所述衬底和至少一个微电子装置堆叠经
受在约130℃到约185℃的范围内的温度的同时实现所述包封和接合。15.一种制造半导体装置封装的方法，其包括：将一层经单分半导体裸片堆叠在衬底的隔开的裸片位置上，且将所述层经单分半导体裸片的导电元件粘着到所述衬底的所述隔开的裸片位置的经对准导电元件；将至少另一层经单分半导体裸片堆叠在所述层经单分半导体裸片的半导体裸片上，且将所述至少另一层的所述经单分半导体裸片的导电元件粘着到所述层的所述经单分半导体裸片的经对准导电元件；将所述衬底和经堆叠经单分半导体裸片安置到压缩模制设备的下部模具节段中；将电介质包封体引入到所述下部模具节段中；将所述压缩模制设备的上部模具节段放置在所述下部模具节段之上；以及加热所述压缩模制设备，同时用所述上部和下部模具节段中的至少一者，垂直于所述衬底的主平面，将力施加到所述经单分半导体...

【专利技术属性】
技术研发人员：B，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：