三维存储器件和用于形成三维存储器件的方法技术

公开了3D存储器件和用于形成3D存储器件的各实施例。在一个实施例中，一种3D存储器件包括：绝缘层；半导体层；包括交错的导电层和介电层的存储堆叠层；源极接触结构，该源极接触结构从绝缘层的相对于半导体层的相对侧垂直地延伸穿过绝缘层以与半导体层接触；以及沟道结构，该沟道结构垂直地延伸穿过存储堆叠层和半导体层进入绝缘层或源极接触结构中。半导体层进入绝缘层或源极接触结构中。半导体层进入绝缘层或源极接触结构中。

【技术实现步骤摘要】
【国外来华专利技术】三维存储器件和用于形成三维存储器件的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2020年4月14日提交的题为“THREE-DIMENSIONAL MEMORY DEVICE WITH BACKSIDE SOURCE CONTACT”的国际申请No.PCT/CN2020/084600、于2020年4月14日提交的题为“METHOD FOR FORMING THREE-DIMENSIONAL MEMORY DEVICE WITH BACKSIDE SOURCE CONTACT”的国际申请No.PCT/CN2020/084603、于2020年4月27日提交的题为“THREE-DIMENSIONAL MEMORY DEVICE AND METHOD FOR FORMING THE SAME”的国际申请No.PCT/CN2020/087295、于2020年4月27日提交的题为“three-dimensional memory device and method for forming the same”的国际申请No.PCT/CN2020/087296、于2020年5月27日提交的题为“THREE-DIMENSIONAL MEMORY DEVICES”的国际申请No.PCT/CN2020/092512、以及于2020年5月27日提交的题为“METHODS FOR FORMING THREE-DIMENSIONAL MEMORY DEVICES”的国际申请No.PCT/CN2020/092513的优先权，上述所有申请通过引用的方式全部并入本文。

技术介绍

[0003]本公开内容的各实施例涉及三维(3D)存储器件及其制造方法。
[0004]通过改善工艺技术、电路设计、编程算法和制造工艺来将平面存储单元缩放至较小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性并且昂贵。因此，平面存储单元的存储器密度接近上限。
[0005]3D存储器架构可以解决平面存储单元的密度限制。3D存储器架构包括存储器阵列和用于控制去往和来自该存储器阵列的信号的外围器件。

技术实现思路

[0006]本文公开了3D存储器件和用于制造3D存储器件的方法的实施例。
[0007]在一个示例中，一种3D存储器件包括：绝缘层；半导体层；包括交错的导电层和介电层的存储堆叠层；源极接触结构，该源极接触结构从绝缘层的相对于半导体层的相对侧垂直地延伸穿过绝缘层以与半导体层接触；以及沟道结构，该沟道结构垂直地延伸穿过存储堆叠层和半导体层进入绝缘层或源极接触结构中。
[0008]在另一示例中，一种3D存储器件包括：绝缘层；半导体层；包括交错的导电层和介电层的存储堆叠层；以及垂直地延伸穿过存储堆叠层和半导体层的沟道结构。该沟道结构包括存储器膜和半导体沟道，并且半导体沟道沿沟道结构的侧壁的部分与半导体层的子层接触。该3D存储器件还包括：绝缘结构，该绝缘结构垂直地延伸穿过存储堆叠层进入半导体层中，其中，绝缘结构的底表面与绝缘层的顶表面齐平。
[0009]在又一示例中，公开了一种用于形成3D存储器件的方法。在衬底的第一侧依次形成停止层、第一绝缘层、牺牲层、第一半导体层和介电堆叠层。形成沟道结构，该沟道结构垂直地延伸穿过介电堆叠层、第一半导体层和牺牲层进入第一绝缘层中。形成开口，该开口垂直地延伸穿过介电堆叠层和第一半导体层并在牺牲层处停止以暴露牺牲层的一部分。通过
开口、用第二半导体层来替换第一半导体层与第一绝缘层之间的牺牲层。从与衬底的所述第一侧相对的第二侧移除该衬底并在停止层处停止。
[0010]在又一示例中，公开了一种用于形成3D存储器件的方法。在衬底上依次形成第一绝缘层、牺牲层、第一半导体层和介电堆叠层。形成沟道结构，该沟道结构垂直地延伸穿过介电堆叠层、第一半导体层和牺牲层进入第一绝缘层中。用第二半导体层来替换第一半导体层与第一绝缘层之间的牺牲层。第一半导体层和第二半导体层中的至少一个半导体层掺杂有N型掺杂剂。N型掺杂剂在第一半导体层和第二半导体层中扩散。
附图说明
[0011]并入本文并形成说明书的一部分的附图示出了本公开内容的实施例，并且与本描述一起进一步用以解释本公开内容的原理并使得本领域技术人员能够制作和使用本公开内容。
[0012]图1示出了根据本公开内容的各个实施例的在块存储区之间具有缝隙结构的3D存储器件的横截面平面视图。
[0013]图2示出了在图1中的3D存储器件的制造期间中间结构的横截面侧视图。
[0014]图3A和图3B示出了根据本公开内容的各个实施例的各个示例性3D存储器件的横截面侧视图。
[0015]图4示出了根据本公开内容的各个实施例的在块存储区之间具有绝缘结构的示例性3D存储器件的横截面侧视图。
[0016]图5A-图5L示出了根据本公开内容的一些实施例的用于形成示例性3D存储器件的制造过程。
[0017]图6示出了根据本公开内容的一些实施例的用于形成示例性3D存储器件的方法的流程图。
[0018]将参考附图来描述本公开内容的各实施例。
具体实施方式
[0019]尽管讨论了特定的配置和布置，但应该理解，这样做仅是出于说明性目的。本领域技术人员将认识到，可以使用其它配置和布置而不会偏离本公开内容的精神和范围。对于本领域技术人员将显而易见的是，本公开内容还可以用于各种其它应用。
[0020]应注意，在说明书中对“一个实施例”、“一实施例”、“示例性实施例”、“一些实施例”等等的引用指示所描述的实施例可以包括特定的特征、结构或特性，但每个实施例可以不必包括该特定的特征、结构或特性。此外，此类短语不必指代相同实施例。此外，当结合实施例描述特定的特征、结构或特性时，结合其它实施例(无论是否明确地描述)实施此类特征、结构或特性将在本领域技术人员的知识内。
[0021]通常，可以至少部分地通过上下文中的使用来理解术语。例如，至少部分地取决于上下文，如本文所使用的术语“一个或多个”可以用于描述单数意义上的任何特征、结构或特性，或者可以用于描述复数意义上的特征、结构或特性的组合。类似地，至少部分地取决于上下文，诸如“一”、“一个”或“该”之类的术语再次可以理解为传达单数使用或传达复数使用。另外，再次至少部分地取决于上下文，术语“基于”可以理解为不必旨在传达排他性因
素集合，而是可以替代地允许存在不一定明确地描述的另外因素。
[0022]应该容易地理解，本公开内容中的“在...上”、“在...上方”和“在...之上”的含义应该以最宽泛的方式来解读，以使得“在...上”不仅表示“直接在某事物上”，而且还包括“在某事物上(其间具有中间特征或层)”的含义，并且“在...上方”或“在...之上”不仅表示“在某事物上方或之上”的含义，而且还包括“在某事物上方或之上(其间没有中间特征或层)”的含义(即，直接在某事物上)。
[0023]此外，在本文中可以使用空间相对术语(例如“下方”、本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种三维(3D)存储器件，包括：绝缘层；半导体层；包括交错的导电层和介电层的存储堆叠层；源极接触结构，所述源极接触结构从所述绝缘层的相对于所述半导体层的相对侧垂直地延伸穿过所述绝缘层以与所述半导体层接触；以及沟道结构，所述沟道结构垂直地延伸穿过所述存储堆叠层和所述半导体层进入所述绝缘层或所述源极接触结构中。2.根据权利要求1所述的3D存储器件，其中，所述沟道结构垂直地延伸到所述绝缘层中并在所述绝缘层中横向地与所述源极接触结构间隔开。3.根据权利要求1所述的3D存储器件，其中，所述沟道结构垂直地延伸到所述源极接触结构中。4.根据权利要求1-3中任一项所述的3D存储器件，还包括绝缘结构，所述绝缘结构垂直地延伸穿过所述存储堆叠层进入所述半导体层中。5.根据权利要求4所述的3D存储器件，其中，所述绝缘结构的底表面与所述绝缘层的顶表面齐平。6.根据权利要求1-5中任一项所述的3D存储器件，其中，所述沟道结构包括存储器膜和半导体沟道，并且所述半导体沟道的沿所述沟道结构的侧壁的部分与所述半导体层的子层接触。7.根据权利要求1-6中任一项所述的3D存储器件，其中，所述半导体层包括多晶硅。8.根据权利要求1-7中任一项所述的3D存储器件，其中，所述半导体层包括N型掺杂多晶硅层。9.一种三维(3D)存储器件，包括：绝缘层；半导体层；包括交错的导电层和介电层的存储堆叠层；沟道结构，所述沟道结构垂直地延伸穿过所述存储堆叠层和所述半导体层，其中，所述沟道结构包括存储器膜和半导体沟道，并且所述半导体沟道的沿所述沟道结构的侧壁的部分与所述半导体层的子层接触；以及绝缘结构，所述绝缘结构垂直地延伸穿过所述存储堆叠层进入所述半导体层中，其中，所述绝缘结构的底表面与所述绝缘层的顶表面齐平。10.根据权利要求9所述的3D存储器件，还包括源极接触结构，所述源极接触结构从所述绝缘层的相对于所述半导体层的相对侧垂直地延伸穿过所述绝缘层以与所述半导体层接触。11.根据权利要求10所述的3D存储器件，其中，所述沟道结构垂直地延伸到所述绝缘层中并在所述绝缘层中横向地与所述源极接触结构间隔开。12.根据权利要求10所述的3D存储器件，其中，所述沟道结构垂直地延伸到所述源极接触结构中。13.根据权利要求9-13中任一项所述的3D存储器件，还包括绝缘结构，所述绝缘结构垂
直地延伸穿过所述存储堆叠层进入所述半导体层中，其中，所述绝缘结构的底表面与所述绝缘层的顶表面齐平。14.根据权利要求9-13中任一项所述的3D存储器件，其中，所述半导体层包括多晶硅。15.根据权利要求9-14中任一项所述的3D存储器件，其中，所述半导体层包括N型掺杂多晶硅层。16.一种用于形成三维(3D)存储器件的方法，包括：在衬底的第一侧依次形成停止层、第一绝缘层、牺牲层、第一半导体层和介电堆叠层；形成沟道结构，所述沟道结构垂直地延伸穿过所述介电堆叠层、所述第一半导体层和所述牺牲层进入所述第一绝缘层中；形成开口，所述开口垂直地延伸穿过所述介电堆叠层和所述第一半导体层并在所述牺牲层处停止以暴露所述牺牲层的一部分；通过所述开口、用第二半导体层来替换所述第一半导体层与所述第一绝缘层之间的所述牺牲层；以及从与所述衬底的所述第一侧相对的第二侧移除所述衬底并在所述停止层处停止。17.根据权利要求16所述的方法，其中，形成所述沟道结构包括：形成沟道孔，所述沟道孔垂直地延伸穿过所述介电堆叠层、所述第一半导体层和所述牺牲层进入所述第一绝缘层中；以及沿所述沟道孔的侧壁依次形成存储器膜和半导体沟道。18.根据权利要求17所述的方法，还包括，在移除所述衬底之后：移除所述停止层；形成与所述第一绝缘层接触的第二绝缘层；以及形成源极接触结构，所述源极接触结构垂直地延伸穿过所述第一绝缘层和所述第二绝缘层以与所述第二半导体层接触。19.根据权利要求18所述的方法，其中，所述源极接触结构在所述第一绝缘层中与所述沟道结构间隔开。20.根据权利要求18所述的方法，其中，形成所述源极接触结构还包括：移除所述沟道结构的所述存储器膜在所述第一绝缘层中的部分并在所述沟道结构的所述半导体沟道处停止。21.根据权利要求16-20中任一项所述的方法，其中，所述停止层包括氮化硅，并且所述第一绝缘层包...

【专利技术属性】
技术研发人员：吴林春，张坤，周文犀，夏志良，霍宗亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：