一种硅控整流器和静电放电保护器件制造技术

本发明专利技术提供一种硅控整流器和静电放电保护器件，涉及半导体技术领域，可以在SCR导通时，电流路径为第三掺杂区至第二阱区，由于第一阱区至第二阱区的崩溃电压大于第三掺杂区至第二阱区的崩溃电压，故，可以有效的降低SCR的导通电压Vt1。同时，由于只将第一掺杂区作为电流输入端的电压VDD，且隔离层在鳍体的竖向的两侧形成隔离，第二掺杂区则在第一掺杂区的右侧完全挡住第一掺杂区，在整个电流路径中，由第一掺杂区和第二掺杂区形成一个逆偏的二极体，故，在整个SCR导通后，其维持电压多了一个逆偏二极体的崩溃电压，因此也就提高了整个SCR的维持电压，可以有效改善闩锁问题。可以有效改善闩锁问题。可以有效改善闩锁问题。

【技术实现步骤摘要】
一种硅控整流器和静电放电保护器件


[0001]本专利技术涉及半导体
，具体而言，涉及一种硅控整流器和静电放电保护器件。

技术介绍

[0002]静电在芯片的制造、封装、测试和使用过程中无处不在，积累的静电荷以几安培或几十安培的电流在纳秒到微秒的时间里释放，瞬间功率高达几百千瓦，容易在静电泄放(ElectrostaticDischarge，简称ESD)冲击来临时被损坏。为了在各个阶段都能有效保护芯片，人们采用多种片上防静电保护器件。常用的保护器件结构有二极管和可控硅整流器(SCR)等。利用SCR对于防止ESD是一种理想的解决方案。横向SCR对相对于其他保护结构来说具有更加优异的性能，特别是在高集成密度的先进器件中。
[0003]现有SCR的结构主要为在衬底中形成N阱和P阱，在N阱中形成第一N型掺杂区、第一P型掺杂区，在P阱中形成第二N型掺杂区、第二P型掺杂区，其中，第一N型掺杂区、第一P型掺杂区均连接于输入焊盘，第二N型掺杂区、第二P型掺杂区均接地。该种结构中由于SCR导通电压较高难以对器件进行有效保护，且该种结构还具有维持电压较低，容易导致闩锁的问题。

技术实现思路

[0004]本专利技术的目的在于，针对上述现有技术中的不足，提供一种硅控整流器和静电放电保护器件，以改善现有SCR导通电压较高且维持电压较低的问题。
[0005]为实现上述目的，本专利技术实施例采用的技术方案如下：
[0006]本专利技术实施例的一方面，提供一种硅控整流器，包括：基底，在基底上形成有第一阱区和第二阱区，在第一阱区和第二阱区上形成有鳍体；鳍体包括沿鳍体延伸方向顺次间隔设置的第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区，其中，第一掺杂区和第二掺杂区位于第一阱区，第三掺杂区横跨于第一阱区和第二阱区，第四掺杂区和第五掺杂区位于第二阱区，第一阱区、第一掺杂区、第三掺杂区和第四掺杂区为第一掺杂类型，第二阱区、第二掺杂区和第五掺杂区为第二掺杂类型，第一掺杂类型和第二掺杂类型不同；第一掺杂区用于连接电流输入端，第四掺杂区和第五掺杂区用于连接电流输出端。
[0007]可选的，第一掺杂区、第三掺杂区和第四掺杂区的掺杂浓度大于第一阱区的掺杂浓度。
[0008]可选的，第二掺杂区和第五掺杂区的掺杂浓度大于第二阱区的掺杂浓度。
[0009]可选的，在第一掺杂区、第四掺杂区和第五掺杂区之上分别形成导电接触层。
[0010]可选的，在第一掺杂区和第二掺杂区之间、第二掺杂区和第三掺杂区之间、第三掺杂区和第四掺杂区之间以及第四掺杂区和第五掺杂区之间还形成有闸极，闸极分别与第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区浮接。
[0011]可选的，第一掺杂类型为N型掺杂，第二掺杂类型为P型掺杂。
[0012]可选的，第一掺杂类型为P型掺杂，第二掺杂类型为N型掺杂。
[0013]可选的，鳍体为多个，多个鳍体依次排列设置于第一阱区和第二阱区，在相邻鳍体之间形成有隔离层。
[0014]可选的，隔离层为浅沟槽隔离层。
[0015]本专利技术实施例的另一方面，提供一种静电放电保护器件，包括上述任一种的硅控整流器。
[0016]本专利技术的有益效果包括：
[0017]本专利技术提供了一种硅控整流器，包括：基底，在基底上形成有第一阱区和第二阱区，在第一阱区和第二阱区上形成有鳍体；鳍体包括沿鳍体延伸方向顺次间隔设置的第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区，其中，第一掺杂区和第二掺杂区位于第一阱区，第三掺杂区横跨于第一阱区和第二阱区，第四掺杂区和第五掺杂区位于第二阱区，第一阱区、第一掺杂区、第三掺杂区和第四掺杂区为第一掺杂类型，第二阱区、第二掺杂区和第五掺杂区为第二掺杂类型，第一掺杂类型和第二掺杂类型不同；第一掺杂区用于连接电流输入端，第四掺杂区和第五掺杂区用于连接电流输出端。如此，可以在SCR导通时，将原本电流由第一阱区至第二阱区的路径改变为第三掺杂区至第二阱区的路径，由于第一阱区至第二阱区的崩溃电压大于第三掺杂区至第二阱区的崩溃电压，故，可以有效的降低SCR的导通电压Vt1。同时，由于只将第一掺杂区作为电流输入端的电压VDD，且隔离层在鳍体的竖向的两侧形成隔离，第二掺杂区则在第一掺杂区的右侧完全挡住第一掺杂区，在整个电流路径中，由第一掺杂区和第二掺杂区形成一个逆偏的二极体，故，在整个SCR导通后，其维持电压多了一个逆偏二极体的崩溃电压，因此也就提高了整个SCR的维持电压，可以有效改善闩锁问题。
[0018]本专利技术提供了一种静电放电保护器件，将上述的硅控整流器用于静电放电防护，通过硅控整流器中的第三掺杂区形成低导通电压区域来降低导通电压，通过将硅控整流器中的第一掺杂区作为电流输入端可以提高维持电压，有效改善闩锁效应。
附图说明
[0019]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0020]图1为现有硅控整流器的静电设计范围示意图；
[0021]图2为本专利技术实施例提供的一种硅控整流器的结构示意图之一；
[0022]图3为图2中A-A的剖视图；
[0023]图4为图3中的硅控整流器的等效电路图；
[0024]图5为本专利技术实施例提供的一种硅控整流器的静电设计范围示意图；
[0025]图6为本专利技术实施例提供一种硅控整流器的结构示意图之二。
[0026]图标：100-基底；110-第一阱区；120-第二阱区；130-隔离层；200-鳍体；210-第一掺杂区；220-第二掺杂区；230-第三掺杂区；240-第四掺杂区；250-第五掺杂区；300-闸极；400-导电接触层。
具体实施方式
[0027]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本专利技术实施例的组件可以以各种不同的配置来布置和设计。
[0028]因此，以下对在附图中提供的本专利技术的实施例的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术的选定实施例。需要说明的是，在不冲突的情况下，本专利技术的实施例中的各个特征可以相互结合，结合后的实施例依然在本专利技术的保护范围内。
[0029]应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
[0030]在本专利技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该专利技术产品使用时惯常摆本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种硅控整流器，其特征在于，包括：基底，在所述基底上形成有第一阱区和第二阱区，在所述第一阱区和所述第二阱区上形成有鳍体；所述鳍体包括沿鳍体延伸方向顺次间隔设置的第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区，其中，所述第一掺杂区和所述第二掺杂区位于所述第一阱区，所述第三掺杂区横跨于所述第一阱区和所述第二阱区，所述第四掺杂区和所述第五掺杂区位于所述第二阱区，所述第一阱区、所述第一掺杂区、所述第三掺杂区和所述第四掺杂区为第一掺杂类型，所述第二阱区、所述第二掺杂区和所述第五掺杂区为第二掺杂类型，所述第一掺杂类型和所述第二掺杂类型不同；所述第一掺杂区用于连接电流输入端，所述第四掺杂区和所述第五掺杂区用于连接电流输出端。2.如权利要求1所述的硅控整流器，其特征在于，所述第一掺杂区、所述第三掺杂区和所述第四掺杂区的掺杂浓度大于所述第一阱区的掺杂浓度。3.如权利要求1所述的硅控整流器，其特征在于，所述第二掺杂区和所述第五掺杂区的掺杂浓度大于所述第二阱区的掺杂浓度。4.如权利要求1所述的硅控整流器，其特征在于，在...

【专利技术属性】
技术研发人员：陳秉睿，
申请(专利权)人：泉芯集成电路制造济南有限公司，
类型：发明
国别省市：