超薄桥和多管芯超细间距贴片架构及其制造方法技术

实施例包括半导体封装和形成该半导体封装的方法。一种半导体封装包括：高密度封装(HDP)衬底上的具有混合层的桥、桥和HDP衬底上方的多个管芯、以及HDP衬底上的多个穿模过孔(TMV)。桥耦合在管芯和HDP衬底之间。桥用混合层直接耦合到管芯中的两个管芯，其中桥的混合层的顶表面直接在管芯的底表面上，并且其中桥的底表面直接在HDP衬底的顶表面上。TMV将HDP衬底耦合到管芯，并且TMV的厚度基本等于桥的厚度。混合层包括导电焊盘、表面抛光和/或电介质。质。质。

【技术实现步骤摘要】
超薄桥和多管芯超细间距贴片架构及其制造方法


[0001]实施例涉及封装半导体器件。更具体而言，实施例涉及具有包括超薄桥和多管芯超细间距贴片架构的封装衬底的半导体器件。

技术介绍

[0002]过去几十年来，集成电路(IC)中的特征的缩放已经成为不断成长的半导体工业背后的驱动力。缩放到越来越小的特征使得能够在半导体器件的有限芯片面积上实现增大密度的功能单元。然而，追求缩小IC中的特征同时优化每个器件的性能，并非没有问题。
[0003]对于数据中心型商务而言，在封装中异质集成多个芯片/管芯是必要的。以最低功率和高带宽密度使这些芯片互连驱动着封装衬底上的超细的线/空间/过孔焊盘。近来，嵌入式桥管芯技术解决了服务器产品中的这种需要。然而，随着对多管芯互连的需求不断增大，要求封装衬底嵌入外来的桥管芯(例如，多于10个桥管芯)以容纳这些多个管芯和多管芯互连。更重要地，用于这样的封装衬底的封装组装工艺还要求用焊料将多个管芯附接到这些外来的桥管芯区域，并且期望的结果是高良品率和增大的桥管芯凸块间距。然而，这样的工艺需要另外的组装步骤和时间，并且需要在这些封装的大区域上精确地控制衬底平坦度。
[0004]这限制了用于基于焊料的嵌入式桥管芯连接部的桥管芯凸块间距。对桥管芯凸块间距的这些限制导致了几个主要封装问题，包括小于期望的凸块密度，这进一步导致管芯中的互连物理区域增大和用于这样的增大的硅区域的成本增大。此外，现有技术还使用硅内插器尝试解决这些间距缩放限制和问题。对于多管芯架构而言，硅内插器的尺寸可能超过掩模(reticle)尺寸的两倍(或更多)，因此其需要拼接掩模，但导致过高的成本和增大的复杂度。
附图说明
[0005]本文描述的实施例以举例的方式进行说明，并且不限于附图的各个图，在附图中相似的附图标记指示类似的特征。此外，已经省略了一些常规细节，以免使本文描述的专利技术性概念难以理解。
[0006]图1是根据一个实施例的半导体封装的截面视图的图示，所述半导体封装具有多个管芯、高密度封装(HDP)衬底、具有混合层的薄桥、多个第一和第二穿模过孔(through mold via,TMV)和封装衬底。
[0007]图2A-图2L是根据一些实施例的形成半导体封装的工艺流程的截面视图的图示，所述半导体封装具有多个管芯、HDP衬底、具有混合层的薄桥、多个第一和第二TMV和封装衬底。
[0008]图3是根据一个实施例的半导体封装的截面视图的图示，所述半导体封装具有多个管芯、多个HDP衬底、具有混合层的多个薄桥、多个第一和第二TMV和封装衬底。
[0009]图4是示出了根据一个实施例的利用半导体封装的计算机系统的示意性框图的图
示，所述半导体封装具有多个管芯、HDP衬底、具有混合层的薄桥、多个第一和第二TMV和封装衬底。
具体实施方式
[0010]本文描述的是一种具有封装衬底和超薄(或薄)桥和多管芯超细间距贴片架构的半导体封装以及一种形成这样的半导体封装的方法。根据一些实施例，下文描述的半导体封装和形成这样的半导体封装的方法可以包括多个管芯、高密度封装(HDP)衬底、薄桥、多个第一穿模过孔(TMV)、多个第二TMV和封装衬底。本文描述的半导体封装的这些实施例无需焊料球/连接部而组合HDP衬底(例如，高密度(HD)有机衬底)和薄桥(例如，薄嵌入式多管芯互连桥(EMIB))，并且使桥的数量最小化，并且使得能够用混合电介质/导电接合层(例如，二氧化硅/铜(SiO2/Cu)接合层)在HDP衬底和管芯之间直接耦合(或附接)薄桥。
[0011]如本文使用的，“桥”可以指硅互连桥或由适于形成这样的互连桥(例如，嵌入式多管芯互连桥(EMIB))的任何其他衬底材料制成的互连桥。因此，如本文使用的，“薄桥”(或“超薄桥”)可以指可以具有大约10μm-15μm的厚度和/或大约或小于10μm的厚度的桥。如上所述，本文描述的薄桥不需要焊料球来耦合到管芯，相反，这样的薄桥可以用混合层(或混合接合层)直接耦合(和/或通信耦合)到管芯。如本文使用的，“混合层”(或混合接合层)可以指由多个导电焊盘(或Cu焊盘)、电介质层(或SiO2层)和表面抛光层(或锡(Sn)层)构成的薄层(或超薄层)，其中电介质层可以围绕导电焊盘，其中导电焊盘的顶表面与用于使导电焊盘绝缘的电介质层的顶表面基本共面，并且其中表面抛光层可以直接设置(或涂覆)在导电焊盘的顶表面上。
[0012]例如，为了用混合层将无焊料的薄桥直接耦合到管芯，薄桥可以将Sn直接设置在该薄桥的薄Cu焊盘上，其中超薄桥的Sn直接与管芯的Cu焊盘反应，(i)以在薄桥和管芯之间实施Sn/Cu金属间化合物，并且(ii)用混合接合工艺等将薄桥直接锁定(或在适当位置接合)到管芯。根据实施例，混合接合工艺可以包括温度加热、压力和还原性气氛以在超薄桥和管芯之间实施锁定。需注意，如下所述，如果期望，混合层可以省略表面抛光层。
[0013]本文描述的组合的HDP衬底和薄桥通过充分地减少(或消除/减轻)如上文结合现有技术所述的典型需要的薄桥的总数而有助于半导体封装。下文描述的半导体封装的实施例使得能够改进通往诸如管芯的输入/输出(I/O)电路的布线和电力输送功能。本文描述的实施例还为半导体封装提供了改进的翘曲益处。例如，该半导体封装可以在临时玻璃载体上实施，这显著减小了热膨胀系数(CTE)失配应力，尤其是在包封层(或模制层)处理步骤之后。
[0014]本文描述的实施例通过消除基于焊料的桥互连(即，本文描述的桥(或EMIB)可以无需焊料连接部而与另一个部件耦合)，由此提供改进的桥间距缩放、管芯上减小的互连物理区域、和降低的组装成本，从而提供了对现有封装方案的改进。而且，对现有封装方案的另一改进包括消除了对昂贵的硅内插器的需要，由此降低了总体封装成本。这些半导体封装还通过实施并且组合无焊料桥(或EMIB)互连、桥到玻璃贴片混合接合(例如，SiO2/Cu接合)、具有充分减小的线/间隔(L/S)(例如，小于2/2的L/S)、超细光刻限定(光刻)过孔、和零非对准过孔架构的HDP衬底布线层，从而提供了对封装方案的改进。
[0015]可以在一种或多种电子装置中实施本文描述的技术。可以利用本文描述的技术的
电子装置的非限制性示例包括任何种类的移动装置和/或固定装置，例如基于微机电系统(MEMS)的电子系统、陀螺仪、高级驾驶辅助系统(ADAS)、5G通信系统、相机、蜂窝电话、计算机终端、台式计算机、电子阅读器、传真机、信息亭、上网本计算机、笔记本计算机、上网装置、支付终端、个人数字助理、媒体播放器和/或录音器、服务器(例如，刀片式服务器、机架安装式服务器、其组合等)、机顶盒、智能电话、平板个人计算机、超移动个人计算机、有线电话、其组合等。这样的装置可以是便携的或固定的。在一些实施例中，可以在台式计算机、膝上型计算机、智能电话、平板计算机、上网本计算机、笔记本计算机、个人数字助理、服务器、其组合等中采用本文描述的技术。更一般地，可以在包括具有封装衬底、管芯、HDP衬底、具有混本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，包括：高密度封装(HDP)衬底上的桥，其中，所述桥包括混合层；所述桥和所述HDP衬底上方的多个管芯，其中，所述桥耦合在所述多个管芯和所述HDP衬底之间，其中，所述桥用所述混合层直接耦合到所述多个管芯中的两个管芯，其中，所述桥的所述混合层的顶表面直接在所述多个管芯的底表面上，并且其中，所述桥的底表面直接在所述HDP衬底的顶表面上；以及所述HDP衬底上的多个穿模过孔(TMV)，其中，所述多个TMV将所述HDP衬底耦合到所述多个管芯，并且其中，所述多个TMV的厚度基本等于所述桥的厚度。2.根据权利要求1所述的半导体封装，其中，所述桥的所述混合层包括多个导电焊盘和电介质，并且其中，所述电介质围绕所述多个导电焊盘。3.根据权利要求2所述的半导体封装，其中，所述桥的所述混合层还包括表面抛光，并且其中，所述表面抛光直接在所述多个导电焊盘的顶表面上。4.根据权利要求3所述的半导体封装，其中，所述多个导电焊盘是多个铜焊盘，其中，所述电介质包括二氧化硅材料，并且其中，所述表面抛光包括锡材料或铜材料。5.根据权利要求1、2、3或4所述的半导体封装，其中，所述桥是嵌入式多管芯互连桥(EMIB)，并且其中，所述EMIB通信耦合到所述多个管芯。6.根据权利要求1、2、3或4所述的半导体封装，其中，所述HDP衬底包括多个导电互连，其中，所述多个管芯包括多个第二导电焊盘和第一电介质，其中，所述多个第二导电焊盘和所述第一电介质在所述多个管芯的所述底表面上，其中，所述第一电介质围绕所述多个第二导电焊盘，其中，所述多个TMV从所述HDP衬底的所述顶表面垂直延伸到所述多个管芯的所述底表面，并且其中，所述多个TMV将所述HDP衬底的所述多个导电互连导电耦合到所述多个管芯的所述多个第二导电焊盘。7.根据权利要求1、2、3或4所述的半导体封装，还包括：所述HDP衬底的底表面上的多个第一导电焊盘；封装衬底上方的所述HDP衬底，其中，所述HDP衬底的所述多个第一导电焊盘用多个焊料球导电耦合到所述封装衬底；包封层，所述包封层在所述多个管芯、所述多个第一导电焊盘和所述第二导电焊盘、所述第一电介质、所述多个TMV、所述桥、所述混合层、所述HDP衬底上方，并且围绕所述多个管芯、所述多个第一导电焊盘和所述第二导电焊盘、所述第一电介质、所述多个TMV、所述桥、所述混合层、所述HDP衬底，其中，所述包封层具有与所述多个管芯的顶表面基本共面的顶表面，并且其中，所述包封层具有与所述多个第一导电焊盘的底表面基本共面的底表面；以及所述包封层和所述封装衬底上方的底填材料，其中，所述底填材料在所述包封层的所述底表面和所述封装衬底的顶表面之间，并且其中，所述底填材料围绕所述包封层和所述多个焊料球。8.根据权利要求1、2、3或4所述的半导体封装，其中，所述多个TMV包括多个第一TMV和多个第二TMV，其中，所述多个第一TMV的宽度大于所述多个第二TMV的宽度，其中，所述多个第二导电焊盘包括多个第三导电焊盘和多个第四导电焊盘，其中，所述多个第三导电焊盘的宽度大于所述多个第四导电焊盘的宽度，其中，所述多个第一TMV直接耦合到所述多个第
三导电焊盘，并且其中，所述多个第二TMV直接耦合到所述多个第四导电焊盘。9.根据权利要求3或4所述的半导体封装，其中，所述桥的所述混合层的所述表面抛光直接耦合到所述多个管芯中的所述两个管芯的多个第四导电焊盘，并且其中，所述表面抛光直接在所述桥的所述混合层的所述多个导电焊盘与所述多个管芯中的所述两个管芯的所述多个第四导电焊盘之间。10.根据权利要求1、2、3或4所述的半导体封装，其中，所述桥是薄桥，并且其中，所述薄桥的厚度大约或小于15μm，其中，所述薄桥无需焊料材料而直接耦合到所述多个管芯中的所述两个管芯和所述HDP衬底，并且其中，所述薄桥包括多个穿硅过孔(TSV)以耦合所述HDP衬底和所述多个管芯。11.一种形成半导体封装的方法，包括：在载体上方设置多个管芯，其中，所述多个管芯用粘合剂层耦合到所述载体；在所述多个管芯中的两个管芯上方设置桥，其中，所述桥包括混合层，并且其中，所述桥用所述混合层直接耦合到所述两个管芯；在所述多个管芯上方设置多个TMV，其中，所述多个TMV围绕所述桥；在所述多个管芯、所述桥、所述混合层、所述多个TMV和所述粘合剂层上方设置包封层；以及在所述包封层、所述多个TMV、所述桥和所述多个管芯上方设置HDP衬底，其中，所述多个TMV将所述HDP衬底耦合到所述多个管芯，其中，所述多个TMV的厚度基本等于所述桥的厚度，其中，所述桥耦合在所述多个管芯和所述HDP衬底之间，其中，所述桥的所述混合层的顶表面直接在所述多个管芯的底表面上，并且其中，所述桥的底表面直接在所述HDP衬底的顶表面上。12.根据权利要求11所述的方法，其中，所述桥的所述混合层包括多个导电焊盘和电介质，并且其中，所述电介质围绕所述多个导电焊盘。13.根据权利要求12所述的方法，其中，所述桥的所述混合层还包括表面抛光，并且其中，所述表面抛光直接在所述多个导电焊盘的顶表面上。14.根据权利要求13所述的方法，其中，所述多个导电焊盘是多个铜焊盘，其中，所述电介质包括二氧化硅材料，并且其中，所述表面抛光包括锡材料或铜材料。15.根据权利要求11、12、13或14所述的方法，其中，所述桥是EMIB，并且其中，所述EMIB通信耦合到所述多个管芯。16.根据权利要求11、12、13或14所述的方法，其中，所述HDP衬底包括多个导电互连，其中，所述多个管芯包括多个第二导电焊盘和第一电介质，其中，所述多个第二导电焊盘和所述第一电介质在所述多个管芯的所述底表面上，其中，所述第一电介质围绕所述多个第二导电焊盘，其中，所述多个TMV从所述HDP衬底的所述顶表面垂直延伸到所述多个管芯的所述底表面，并且其中，所述多个TMV将所述HDP衬底的所述...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：