一种半导体器件及其制备方法技术

本发明专利技术公开了一种半导体器件及其制备方法，半导体器件包括衬底、多层半导体层、介质层、源极和漏极，多层半导体层和介质层中形成有栅极沟槽，栅极沟槽内形成有栅极，栅极沟槽包括形成在多层半导体层中的栅极沟槽第一分部以及贯穿介质层中的栅极沟槽第二分部，栅极沟槽第二分部包括位于介质层靠近衬底一侧表面的第二开口以及位于介质层远离衬底一侧表面的第三开口，第三开口在衬底上的垂直投影覆盖第二开口在衬底上的垂直投影，且第三开口的开口面积大于第二开口的开口面积。如上设计，栅极在靠近衬底一侧具备小尺寸，利于实现高频特性；栅极在远离衬底一侧具备较大尺寸，利于降低栅极电阻，抑制半导体器件的短沟道效应，提高半导体器件的可靠性。提高半导体器件的可靠性。提高半导体器件的可靠性。

【技术实现步骤摘要】
一种半导体器件及其制备方法


[0001]本专利技术实施例涉及半导体
，尤其涉及一种半导体器件及其制备方法。

技术介绍

[0002]GaN半导体器件具有高输出功率，高工作频率的优点，非常适合高频以及大功率的应用场景，因此GaN高频器件研究也越来越被业界认可，逐渐成为了半导体高频器件研究的热点之一。
[0003]近年来GaN微波器件的应用，特别是5G技术的快速发展，迫切需要加强高频高功率的器件的研究，因此GaN高频器件技术实现具有十分重要的意义。
[0004]栅长工艺窗口设计与半导体器件的频率特性息息相关，是实现高频器件的重要工艺参数之一，栅长越小，器件的工作频率越高。但是如何实现高质量的小栅长工艺，存在很多的技术瓶颈。例如，小尺寸栅长将增加栅极电阻，T型栅或栅帽式栅极结构尽管可以减小栅极电阻，但由于引入栅极场板会增加寄生的电容，还有小尺寸线宽的栅极工艺在金属剥离时很容易导致细栅金属条变形等一系列技术问题。
[0005]因此，如何实现低寄生电阻、低寄生电容和好质量的细栅工艺，是目前急需解决的问题。

技术实现思路

[0006]有鉴于此，本专利技术实施例提供一种半导体器件及其制备方法，解决现有半导体器件中细栅工艺无法兼顾寄生电阻小、低寄生电容小和质量可靠的技术问题，有利于提高射频微波领域半导体器件的高频特性应用。
[0007]第一方面，本专利技术实施例提供了一种半导体器件，包括：
[0008]衬底；
[0009]位于所述衬底一侧的多层半导体层；所述多层半导体层远离所述衬底的一侧形成有栅极沟槽第一分部，所述栅极沟槽第一分部包括位于所述多层半导体层内部的底面以及位于所述多层半导体层表面的第一开口；所述第一开口在所述衬底上的垂直投影覆盖所述底面在所述衬底上的垂直投影；
[0010]位于所述多层半导体层远离所述衬底一侧的介质层，所述介质层中形成有贯穿所述介质层的栅极沟槽第二分部，所述栅极沟槽第一分部和所述栅极沟槽第二分部组成栅极沟槽；其中，所述栅极沟槽第二分部包括位于所述介质层靠近所述衬底一侧表面的第二开口以及位于所述介质层远离所述衬底一侧表面的第三开口，所述第二开口在所述衬底上的垂直投影与所述第一开口在所述衬底上的垂直投影重合，所述第三开口在所述衬底上的垂直投影覆盖所述第二开口在所述衬底上的垂直投影，且所述第三开口的开口面积大于所述第二开口的开口面积；
[0011]位于所述栅极沟槽中的栅极，以及位于所述多层半导体层远离所述衬底一侧的源极和漏极，所述栅极位于所述源极和所述漏极之间。
[0012]可选的，所述栅极沟槽第二分部还包括连接所述第二开口和所述第三开口的第一侧壁，所述第一侧壁的截面形状为曲线；
[0013]所述曲线上任意一点的切线位于所述第一侧壁朝向所述栅极沟槽第二分部的中心的一侧。
[0014]可选的，所述第一侧壁的截面形状包括圆弧；或者所述第一侧壁的截面形状由多个不同曲率半径的圆弧依次顺滑连接得到。
[0015]可选的，沿所述源极指向所述漏极的方向，所述第一侧壁在所述衬底上的垂直投影长度为L1；
[0016]所述第一侧壁在垂直所述衬底的方向上的延伸长度为L2；
[0017]其中，L1<L2。
[0018]可选的，沿所述源极指向所述漏极的方向，所述底面的延伸长度为L3，其中，L3≤0.25μm。
[0019]可选的，所述多层半导体层中形成有二维电子；
[0020]沿垂直所述衬底的方向，所述底面与所述二维电子气的表面之间的距离为h，其中，h≥15nm。
[0021]可选的，所述栅极沟槽第一分部包括连接所述底面和所述第一开口的第二侧壁，所述第二侧壁的截面形状为直线，且所述第二侧壁与垂直所述衬底的方向之间的夹角为α，其中，0
°
≤α≤45
°
。
[0022]可选的，所述栅极远离所述衬底一侧的表面和所述栅极沟槽第二分部的所述第三开口边缘贴合。
[0023]第二方面，本专利技术实施例还提供了一种半导体器件的制备方法，包括：
[0024]提供衬底；
[0025]在所述衬底一侧制备多层半导层；
[0026]在所述多层半导体层远离所述衬底的一侧制备栅极沟槽第一分部，所述栅极沟槽第一分部包括位于所述多层半导体层内部的底面以及位于所述多层半导体层表面的第一开口；所述第一开口在所述衬底上的垂直投影覆盖所述底面在所述衬底上的垂直投影；
[0027]在所述多层半导体层远离所述衬底的一侧制备介质层；
[0028]制备贯穿所述介质层的栅极沟槽第二分部，所述栅极沟槽第一分部和所述栅极沟槽第二分部组成栅极沟槽；其中，所述栅极沟槽第二分部包括位于所述介质层靠近所述衬底一侧表面的第二开口以及位于所述介质层远离所述衬底一侧表面的第三开口，所述第二开口在所述衬底上的垂直投影与所述第一开口在所述衬底上的垂直投影重合，所述第三开口在所述衬底上的垂直投影覆盖所述第二开口在所述衬底上的垂直投影，且所述第三开口的开口面积大于所述第二开口的开口面积；
[0029]在所述栅极沟槽中制备栅极，在所述多层半导体层远离所述衬底的一侧制备源极和漏极，所述栅极位于所述源极和所述漏极之间。
[0030]可选的，在所述多层半导体层远离所述衬底的一侧制备栅极沟槽第一分部，包括：
[0031]采用第一掩模工艺，在所述多层半导体层远离所述衬底的一侧的指定位置，制备所述栅极沟槽第一分部；
[0032]在所述多层半导体层远离所述衬底的一侧制备介质层，包括：
[0033]在所述多层半导体层远离所述衬底的一侧以及所述栅极沟槽第一分部内制备介质层；
[0034]制备贯穿所述介质层的栅极沟槽第二分部，包括：
[0035]采用第二掩模工艺，去除所述栅极沟槽第一分部上侧以及所述栅极沟槽第一分部内的介质层；
[0036]采用第三掩模工艺，采用介质层横纵比由大到小渐变式刻蚀速率工艺去除围绕所述栅极沟槽第一分部的所述介质层，得到栅极沟槽第二分部，所述栅极沟槽第二分部包括位于所述介质层靠近所述衬底一侧表面的第二开口以及位于所述介质层远离所述衬底一侧表面的第三开口，所述第二开口在所述衬底上的垂直投影与所述第一开口在所述衬底上的垂直投影重合，所述第三开口在所述衬底上的垂直投影覆盖所述第二开口在所述衬底上的垂直投影，且所述第三开口的开口面积大于所述第二开口的开口面积。
[0037]本专利技术实施例提供的半导体器件及其制备方法，栅极沟槽包括位于多层半导体层中的栅极沟槽第一分部以及贯穿介质层的栅极沟槽第二分部，栅极沟槽第一分部包括位于多层半导体层内部的底面以及位于多层半导体层表面的第一开口，栅极沟槽第二分部包括位于介质层靠近衬底一侧表面的第二开口以及位于介质层远离衬底一侧表面的第三开口，设置第一开口在衬底上的垂直投影覆盖底面在衬底上的垂直投影，第二开口在衬底上的垂直投影与第一开口在衬底上的垂直投影重合，第三开口在衬底上的垂直投影覆盖第二开口在衬底本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底；位于所述衬底一侧的多层半导体层；所述多层半导体层远离所述衬底的一侧形成有栅极沟槽第一分部，所述栅极沟槽第一分部包括位于所述多层半导体层内部的底面以及位于所述多层半导体层表面的第一开口；所述第一开口在所述衬底上的垂直投影覆盖所述底面在所述衬底上的垂直投影；位于所述多层半导体层远离所述衬底一侧的介质层，所述介质层中形成有贯穿所述介质层的栅极沟槽第二分部，所述栅极沟槽第一分部和所述栅极沟槽第二分部组成栅极沟槽；其中，所述栅极沟槽第二分部包括位于所述介质层靠近所述衬底一侧表面的第二开口以及位于所述介质层远离所述衬底一侧表面的第三开口，所述第二开口在所述衬底上的垂直投影与所述第一开口在所述衬底上的垂直投影重合，所述第三开口在所述衬底上的垂直投影覆盖所述第二开口在所述衬底上的垂直投影，且所述第三开口的开口面积大于所述第二开口的开口面积；位于所述栅极沟槽中的栅极，以及位于所述多层半导体层远离所述衬底一侧的源极和漏极，所述栅极位于所述源极和所述漏极之间。2.根据权利要求1所述的半导体器件，其特征在于，所述栅极沟槽第二分部还包括连接所述第二开口和所述第三开口的第一侧壁，所述第一侧壁的截面形状为曲线；所述曲线上任意一点的切线位于所述第一侧壁朝向所述栅极沟槽第二分部的中心的一侧。3.根据权利要求2所述的半导体器件，其特征在于，所述第一侧壁的截面形状包括圆弧；或者所述第一侧壁的截面形状由多个不同曲率半径的圆弧依次顺滑连接得到。4.根据权利要求2所述的半导体器件，其特征在于，沿所述源极指向所述漏极的方向，所述第一侧壁在所述衬底上的垂直投影长度为L1；所述第一侧壁在垂直所述衬底的方向上的延伸长度为L2；其中，L1<L2。5.根据权利要求1所述的半导体器件，其特征在于，沿所述源极指向所述漏极的方向，所述底面的延伸长度为L3，其中，L3≤0.25μm。6.根据权利要求1所述的半导体器件，其特征在于，所述多层半导体层中形成有二维电子；沿垂直所述衬底的方向，所述底面与所述二维电子气的表面之间的距离为h，其中，h≥15nm。7.根据权利要求4所述的半导体器件，其特征在于，所述栅极沟槽第一分部包括连接所述底面和所述第一开口的第二侧壁，所述第二侧壁的截面形状为直线，且所述第二侧壁与垂直所述衬底的方向之间的夹角为α，其中，0
°
≤α≤45

【专利技术属性】
技术研发人员：赵树峰，
申请(专利权)人：苏州能讯高能半导体有限公司，
类型：发明
国别省市：