三维存储器及其制作方法技术

本发明专利技术提供了一种三维存储器及其制作方法。该制作方法包括以下步骤：提供表面具有堆叠结构的衬底，堆叠结构包括沿远离衬底的方向交替层叠的牺牲层和隔离层，在堆叠结构中形成贯穿至衬底的沟道结构；去除牺牲层，以在对应牺牲层的位置形成多个第一通道，各第一通道与沟道结构连通；在第一通道的内表面上顺序形成阻挡层和栅极层，以使阻挡层隔离栅极层与沟道结构，阻挡层包括在内表面上依次叠置的多个高K介质层，至少一个高K介质层的介电常数K1满足3.9～12，其余高K介质层的介电常数大于K1，阻挡层和栅极层作为控制栅结构的组成部分。上述方法保证了器件能够具有读写擦除速度减慢有效地避免了器件耦合效应的增强。效地避免了器件耦合效应的增强。效地避免了器件耦合效应的增强。

【技术实现步骤摘要】
三维存储器及其制作方法


[0001]本专利技术涉及半导体
，具体而言，涉及一种三维存储器及其制作方法。

技术介绍

[0002]现有技术中，闪存(Flash Memory)存储器的主要功能是在不加电的情况下能长期保持存储的信息，具有集成度高、访问速度快、易于擦除和重写等优点，因而在电子产品中得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，进一步提出了3D NAND存储器。
[0003]在目前3D NAND存储器中，通常采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3D NAND存储器结构。为了得到上述堆叠式的3D NAND存储器结构，在形成沟道结构后，需要在硅衬底上形成由牺牲层和隔离层交替的堆叠结构，并形成贯穿堆叠结构的沟槽，以将部分牺牲层裸露，从而通过湿法刻蚀去除牺牲层，然后在对应牺牲层的位置形成控制栅结构，为了得到上述控制栅结构，通常需要在去除牺牲层的位置先覆盖一层高k介质材料，然后再进一步填充栅极材料，以使高k介质层包裹栅极层，从而得到由高k介质层和栅极层两部分组成的控制栅结构。
[0004]受器件尺寸的限制，随着去除牺牲层后对应位置处形成的信道的深宽比逐渐增大，为了使沉积的高k介质层具有较高的阶梯覆盖性(S/C>95％)，不可避免地需要降低高k介质层的介电常数，然而，介电常数K、物理厚度THK与等效氧化层厚度EOT之间存在以下关系：
[0005]K＝3.9
×
THK/EOT，
>[0006]基于上述关系可知，高k介质层的介电常数降低会导致等效氧化层厚度增大，而等效氧化层厚度的增大会导致器件的读写擦除速度减慢，从而导致器件耦合效应增强。

技术实现思路

[0007]本专利技术的主要目的在于提供一种三维存储器及其制作方法，以解决现有技术中三维存储器中高k介质层的介电常数降低而导致等效氧化层厚度增大的问题。
[0008]为了实现上述目的，根据本专利技术的一个方面，提供了一种三维存储器的制作方法，包括以下步骤：提供表面具有堆叠结构的衬底，堆叠结构包括沿远离衬底的方向交替层叠的牺牲层和隔离层，在堆叠结构中形成贯穿至衬底的沟道结构；去除牺牲层，以在对应牺牲层的位置形成多个第一通道，各第一通道与沟道结构连通；在第一通道的内表面上顺序形成阻挡层和栅极层，以使阻挡层隔离栅极层与沟道结构，阻挡层包括在内表面上依次叠置的多个高K介质层，至少一个高K介质层的介电常数K1满足3.9～12，其余高K介质层的介电常数大于K1，阻挡层和栅极层作为控制栅结构的组成部分。
[0009]进一步地，阻挡层包括至少一层第一高K介质层和至少一层第二高K介质层，各第一高K介质层的介电常数选自3.9～121，第二高K介质层的介电常数大于第一高K介质层，且各第二高K介质层的介电常数相同或不同。
[0010]进一步地，第一高K介质层和第二高K介质层交替设置。
[0011]进一步地，第一高K介质层的厚度之和与第二高K介质层的厚度之和的比例为(1/2～1)：1。
[0012]进一步地，阻挡层由层叠的第一高K介质层和第二高K介质层组成；或阻挡层由第一高K介质层以及位于第一高K介质层两侧的第二高K介质层组成；或阻挡层由第二高K介质层以及位于第二高K介质层两侧的第一高K介质层组成。
[0013]进一步地，形成各高K介质层的材料选自HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3和BaSrTiO中任一种。
[0014]进一步地，去除牺牲层的步骤包括以下过程：在堆叠结构中形成贯穿至衬底的栅极隔槽；去除裸露的牺牲层。
[0015]进一步地，在形成控制栅结构的步骤之后，上述制作方法还包括在栅极隔槽中形成导电通道的步骤。
[0016]根据本专利技术的另一方面，还提供了一种三维存储器，包括具有栅极堆叠结构的衬底，栅极堆叠结构包括控制栅结构和隔离层，控制栅结构和隔离层沿远离衬底的方向交替层叠设置，栅极堆叠结构中形成有贯穿至衬底的沟道结构，控制栅结构包括：栅极层；阻挡层，阻挡层中的至少部分设置在栅极层和沟道结构之间，阻挡层包括叠置的多个高K介质层，至少一个高K介质层的介电常数K1满足3.9～12，其余高K介质层的介电常数大于K1。
[0017]进一步地，阻挡层包括至少一层第一高K介质层和至少一层第二高K介质层，各第一高K介质层的介电常数选自3.9～121，第二高K介质层的介电常数大于第一高K介质层，且各第二高K介质层的介电常数相同或不同。
[0018]进一步地，第一高K介质层和第二高K介质层交替设置。
[0019]进一步地，第一高K介质层的厚度之和与第二高K介质层的厚度之和的比例为(1/2～1)：1。
[0020]进一步地，阻挡层由层叠的第一高K介质层和第二高K介质层组成；或阻挡层由第一高K介质层以及位于第一高K介质层两侧的第二高K介质层组成；或阻挡层由第二高K介质层以及位于第二高K介质层两侧的第一高K介质层组成。
[0021]进一步地，各高K介质层选自HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3和BaSrTiO中任一种。
[0022]应用本专利技术的技术方案，提供了一种三维存储器的制作方法，该制作方法中先提供表面具有堆叠结构的衬底，堆叠结构包括沿远离衬底的方向交替层叠的牺牲层和隔离层，然后去除牺牲层，并在去除牺牲层后形成的第一通道的内表面上顺序形成阻挡层和栅极层，以使阻挡层隔离栅极层与沟道结构，阻挡层包括在内表面上顺序形成层叠的多个高K介质层，至少一个高K介质层的介电常数K1满足3.9～12，其余的高K介质层的介电常数大于K1。通过形成复合的多层高K介质层能够实现对阻挡层的等效氧化层厚度的调整，从而使阻挡层在达到所需物理厚度的同时等效氧化层厚度不会随着介电常数的降低而升高，进而保证了器件能够具有读写擦除速度减慢有效地避免了器件耦合效应的增强。
附图说明
[0023]构成本专利技术的一部分的说明书附图用来提供对本专利技术的进一步理解，本专利技术的示
意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0024]图1示出了在本申请实施方式所提供的三维存储器的制作方法中，在衬底表面形成堆叠结构后的基体剖面结构示意图；
[0025]图2示出了在图1所示的堆叠结构中形成沟道结构后的基体剖面结构示意图；
[0026]图3示出了在图2所示的堆叠结构中形成栅极隔槽后的基体剖面结构示意图；
[0027]图4示出了去除图3所示的牺牲层后的基体剖面结构示意图；
[0028]图5示出了在图4所示的栅极隔槽中的衬底表面形成选择栅介质层后的基体剖面结构示意图；
[0029]图6示出了在图5所示的去除牺牲层的位置形成控制栅结构后的基体剖面结构示意图；
[0030]图7示出了一种图6中所示的部分本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器的制作方法，其特征在于，包括以下步骤：提供表面具有堆叠结构的衬底，所述堆叠结构包括沿远离所述衬底的方向交替层叠的牺牲层和隔离层，在所述堆叠结构中形成贯穿至所述衬底的沟道结构；去除所述牺牲层，以在对应所述牺牲层的位置形成多个第一通道，各所述第一通道与所述沟道结构连通；在所述第一通道的内表面上顺序形成阻挡层和栅极层，以使所述阻挡层隔离所述栅极层与所述沟道结构，所述阻挡层包括在所述内表面上依次叠置的多个高K介质层，至少一个所述高K介质层的介电常数K1满足3.9～12，其余所述高K介质层的介电常数大于K1，所述阻挡层和所述栅极层作为控制栅结构的组成部分。2.根据权利要求1所述的制作方法，其特征在于，所述阻挡层包括至少一层第一高K介质层和至少一层第二高K介质层，各所述第一高K介质层的介电常数选自3.9～12，所述第二高K介质层的介电常数大于所述第一高K介质层，且各所述第二高K介质层的介电常数相同或不同。3.根据权利要求2所述的制作方法，其特征在于，所述第一高K介质层和所述第二高K介质层交替设置。4.根据权利要求2所述的制作方法，其特征在于，所述第一高K介质层的厚度之和与所述第二高K介质层的厚度之和的比例为(1/2～1)：1。5.根据权利要求2所述的制作方法，其特征在于，所述阻挡层由层叠的所述第一高K介质层和所述第二高K介质层组成；或所述阻挡层由所述第一高K介质层以及位于所述第一高K介质层两侧的所述第二高K介质层组成；或所述阻挡层由所述第二高K介质层以及位于所述第二高K介质层两侧的所述第一高K介质层组成。6.根据权利要求1至5中任一所述的制作方法，其特征在于，形成各所述高K介质层的材料选自HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3和BaSrTiO中任一种。7.根据权利要求1至5中任一项所述的制作方法，其特征在于，去除所述牺牲层的步骤包括以下过程：在所述堆叠...

【专利技术属性】
技术研发人员：马红霞，侯潇，陈德建，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：