具有三维结构的半导体存储器装置及其制造方法。一种半导体存储器装置包括：电极结构，其包括交替地层叠在基板上的多个电极层和多个层间电介质层，基板在第一方向上限定有多个单元区域和多个联接区域；硬掩模图案，其设置在电极结构上，并且在联接区域中具有多个开口孔；以及多个接触孔，其在电极结构中被限定于多个开口孔下方，并且分别暴露出电极层的焊盘区域。多个开口孔通过分布在沿与第一方向交叉的第二方向布置的多个行中而设置。的第二方向布置的多个行中而设置。的第二方向布置的多个行中而设置。
【技术实现步骤摘要】
具有三维结构的半导体存储器装置及其制造方法
[0001]各种实施方式总体上涉及一种半导体存储器装置，并且尤其涉及一种具有三维(3D)结构的半导体存储器装置及其制造方法。
技术介绍
[0002]为了满足消费者需要的优良性能和低价格，需要增大半导体存储器装置的集成度。因为二维(2D)或平面半导体存储器装置的集成度主要由单位存储器单元所占据的面积确定，所以集成度在很大程度上受到精细图案形成技术的水平的影响。然而，由于形成精细图案需要非常昂贵的设备，因此二维半导体存储器装置的集成度虽然正在增加，但仍是受限的。作为克服这种限制的替代方案，已经提出了具有包括三维布置的存储器单元的三维结构的半导体存储器装置。
技术实现思路
[0003]在实施方式中，半导体存储器装置可以包括：电极结构，其包括交替地层叠在基板上的多个电极层和多个层间电介质层，在基板上在第一方向上限定有多个单元区域和多个联接区域；硬掩模图案，其设置在电极结构上，并且在联接区域中具有多个开口孔；以及多个接触孔，其在电极结构中被限定于多个开口孔下方，并且分别暴露出电极层的焊盘区域。可以通过分布在沿与第一方向交叉的第二方向布置的多个行中来设置多个开口孔。
[0004]开口孔当中设置在同一联接区域且同一行中的开口孔可以构成一个孔组。一个孔组中所包括的开口孔可以在第一方向上连续设置。
[0005]在实施方式中，一种半导体存储器装置可以包括：存储器结构，其设置于第一基板上方；以及逻辑结构，其设置于第二基板上方并包括逻辑电路。存储器结构可以包括：电极结构，其包括交替地层叠在第一基板上的多个电极层和多个层间电介质层，第一基板上在第一方向上限定有多个单元区域和多个联接区域；硬掩模图案，其设置在电极结构上，并且在多个联接区域中具有多个开口孔；以及多个接触孔，其在电极结构中被限定于多个开口孔下方，并且分别暴露出电极层的焊盘区域。可以通过分布在沿与第一方向交叉的第二方向布置的多个行中来设置多个开口孔。
[0006]在实施方式中，一种用于制造半导体存储器装置的方法可以包括：通过在基板上交替地层叠多个第一材料层和多个第二材料层来形成层叠物，基板上限定有在第一方向上布置的多个单元区域和多个联接区域；在层叠物的联接区域中形成具有多个开口孔的硬掩模图案，并且将多个开口孔分布在沿与第一方向交叉的第二方向上布置的多个行中；在由开口孔暴露出的层叠物的上部中形成多个接触孔；在层叠物上形成具有暴露出多个行中的一行的开口的掩模图案；通过使用硬掩模图案和掩模图案作为蚀刻掩模来通过凹陷蚀刻工艺蚀刻层叠物，来增加设置在由掩模图案暴露出的行中的多个接触孔的深度；以及通过修整工艺增加掩模图案的开口面积来附加暴露出多个行中的一行。凹陷蚀刻工艺和修整工艺可以交替且重复地执行。
附图说明
[0007]图1是例示根据本公开的实施方式的半导体存储器装置的示例的框图。
[0008]图2是例示根据本公开的实施方式的图1所示的存储器块的示例的等效电路图。
[0009]图3是例示根据本公开的实施方式的半导体存储器装置的一部分的示例的顶视图。
[0010]图4是根据本公开的实施方式的沿着图3的线A-A'截取的截面图。
[0011]图5和图6是例示根据本公开的实施方式的半导体存储器装置的示例的顶视图。
[0012]图7和图8是例示根据本公开的实施方式的半导体存储器装置的示例的截面图。
[0013]图9A至图18A是例示根据本公开的实施方式的用于制造半导体存储器装置的方法的处理步骤的示例的顶视图。
[0014]图9B至图18B是根据本公开的实施方式的沿着图9A至图18A的线B-B'截取的截面图。
[0015]图14C至图16C是根据本公开的实施方式的沿着图14A至图16A的线C-C'截取的截面图。
[0016]图19A至图22A是例示用于制造半导体存储器装置的方法的处理步骤的示例的顶视图。
[0017]图19B至图22B是根据本公开的实施方式的沿着图19A至图22A的线D-D'截取的截面图。
[0018]图23是示意性地例示根据本公开的实施方式的包括半导体存储器装置的存储器系统的图。
[0019]图24是示意性地例示根据本公开的实施方式的包括半导体存储器装置的计算系统的框图。
具体实施方式
[0020]通过下面的参照附图所描述的本文的示例性实施方式的描述，本公开的优点和特征以及实现它们的方法将变得显而易见。然而，本公开不限于本文公开的示例性实施方式，而是可以以各种不同的方式来实现。本公开的示例性实施方式将本公开的范围传达给本领域技术人员。
[0021]描述本公开的实施方式的附图中给出的元件的数量、图形、尺寸、比率、角度仅是示例性的而非限制性的。在整个说明书中，相似的附图标记指代相似的元件。在描述本公开时，当确定已知的相关技术的详细描述可能使本公开的要旨或清楚性模糊时，将省略其详细描述。应当理解，除非另有明确说明，否则说明书和权利要求书中使用的术语“包括”、“具有”、“包含”等不应被解释为限于其后列出的手段。当提及单数名词时使用不定冠词或定冠词(例如，“一个”、“一”、“该”)时，除非另有明确说明，否则该冠词可以包括该名词的复数形式。
[0022]在本公开的实施方式中，即使在没有明确陈述的情况下，也应解释为包括误差容限。
[0023]此外，在描述本公开的组件时，可以存在诸如第一、第二、A、B、(a)和(b)之类的术语。这些仅是为了将一个组件与另一组件区别开，而不是暗示或建议组件的实质、顺序、次
序或数量。此外，本公开的实施方式中的元件不受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。因此，如本文所使用的，在本公开的技术构思内，第一元件可以是第二元件。
[0024]如果一组件被描述为“连接”、“联接”或“链接”到另一组件，则这不仅可以表示组件直接“连接”、“联接”或“链接”，而且可以表示组件经由第三组件间接地“连接”、“联接”或“链接”。在例如“元件B上的元件A”、“元件B上方的元件A”、“元件B下方的元件A”和“元件B旁边的元件A”之类描述位置关系时，除非明确使用术语“直接”或“立即”，否则另一元件C可以设置在元件A和B之间。
[0025]本公开的各种示例性实施方式的特征可以部分地或全部地联接、组合或分离开。从技术上讲，各种交互和操作也是可以的。各种示例性实施方式可以单独地或组合地实施。
[0026]在下文中，以下将通过本公开的实施方式的各种示例，参照附图详细描述具有三维结构的半导体存储器装置及其制造方法。
[0027]图1是例示根据本公开的实施方式的半导体存储器装置的示例的框图。
[0028]参照图1，根据本公开的实施方式的半导体存储器装置100可以包括存储器单元阵列110、行解码器(X-DEC)121、页缓冲器电路122和外围电路(PERI电路)123。
[0029]存储器单元阵列110可以包括多个存储器块BLK。尽管未本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体存储器装置，该半导体存储器装置包括：电极结构，所述电极结构包括交替地层叠在基板上的多个电极层和多个层间电介质层，所述基板在第一方向上限定有多个单元区域和多个联接区域；硬掩模图案，所述硬掩模图案设置在所述电极结构上，并且所述硬掩模图案在所述联接区域中具有多个开口孔；以及多个接触孔，所述多个接触孔在所述电极结构中被限定于所述多个开口孔下方，并且分别暴露出所述多个电极层的焊盘区域，其中，所述多个开口孔分布在沿第二方向布置的多个行中。2.根据权利要求1所述的半导体存储器装置，其中，设置在同一联接区域且同一行中的开口孔构成孔组，并且其中，所述孔组中的开口孔沿所述第一方向设置。3.根据权利要求2所述的半导体存储器装置，其中，设置在同一孔组的所述多个开口孔下方的所述多个接触孔依次加深第一深度，并且其中，所述第一深度与所述多个电极层的垂直节距相同。4.根据权利要求2所述的半导体存储器装置，其中，在所述多个联接区域当中的至少一个中设置有多个孔组。5.根据权利要求1所述的半导体存储器装置，其中，所述多个单元区域包括沿第一方向设置的第一单元区域和第二单元区域，以及其中，所述多个联接区域设置在所述第一单元区域和所述第二单元区域之间。6.根据权利要求1所述的半导体存储器装置，其中，所述多个联接区域和所述多个单元区域在所述第一方向上交替设置。7.根据权利要求1所述的半导体存储器装置，该半导体存储器装置还包括：多个垂直沟道，所述多个垂直沟道在所述多个单元区域中穿过所述电极结构联接到所述基板。8.根据权利要求1所述的半导体存储器装置，其中，垂直沟道穿过所述硬掩模图案。9.根据权利要求1所述的半导体存储器装置，该半导体存储器装置还包括：分离图案，所述分离图案设置在所述电极结构两侧，其中，所述硬掩模图案被所述分离图案分离开。10.一种半导体存储器装置，该半导体存储器装置包括：存储器结构，所述存储器结构设置在第一基板上方；以及逻辑结构，所述逻辑结构设置在第二基板上方并且包括逻辑电路，所述存储器结构包括：电极结构，所述电极结构包括交替地层叠在所述第一基板上的多个电极层和多个层间电介质层，所述第一基板在第一方向上限定有多个单元区域和多个联接区域；硬掩模图案，所述硬掩模图案设置在所述电极结构上，所述硬掩模图案在所述联接区域中具有多个开口孔；以及多个接触孔，所述多个接触孔在所述电极结构中被限定于所述多个开口孔下方，并且分别暴露出所述多个电极层的焊盘区域，
其中，所述多个开口孔通过分布在沿与所述第一方向交叉的第二方向布置的多个行中而设置。11.根据权利要求10所述的半导体存储器装置，其中，所述第一基板设置在所述...
【专利技术属性】
技术研发人员：吴星来，金镇浩，朴商佑，成象铉，丁寿男，崔畅云，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。