本公开的实施例涉及用于保护在存储器中存储的数据的方法与对应的集成电路。一种集成电路存储器，包括：状态晶体管，具有浮置栅极，该状态晶体管存储相应数据值。一种器件，用于保护在存储器中存储的数据，包括电容性结构，该电容性结构具有耦合到状态晶体管的浮置栅极的第一导电体、介电体、以及耦合到接地端子的第二导电体。介电体被配置为，如果水溶液与介电体接触，则电耦合浮置栅极和接地端子，以便修改在浮置栅极上的电荷，并且丢失对应数据，否则电隔离浮置栅极和接地端子。否则电隔离浮置栅极和接地端子。否则电隔离浮置栅极和接地端子。
【技术实现步骤摘要】
用于保护在存储器中存储的数据的方法与对应的集成电路
[0001]优先权声明
[0002]本申请要求于2019年7月24日提交的法国专利申请第1908376号的优先权权益，该申请的全部内容在通过法律可允许的最大范围内，通过引用的方式并入本文。
[0003]各个实施例及其实现方式涉及保护在集成电路存储器中存储的数据，尤其是涉及防止逆向工程。
技术介绍
[0004]逆向工程技术可以使得能够重构集成电路的整个物理结构，并且还能够恢复在集成电路的非易失性存储器内包含的数据，特别是秘密数据。
[0005]例如，如果数据构成用于分析集成电路的操作的关键元素，或者如果数据包含加密密钥/解密密钥、标识信息或认证信息，或者出于任何其他原因，则数据必须被保密。
[0006]从非易失性存储器中恢复数据通常包括纳米探测技术、无源电压对比(PVC)技术、或电子束感应电流(EBIC)技术。
[0007]这些技术需要经由前面来访问集成电路的逆向分析部分，以便使探针通常与集成电路的逆向分析部分接触，或者经由后面访问集成电路的逆向分析部分，以便访问存储器单元的浮置栅极。
[0008]常规地，前面是集成电路的半导体衬底的面，在该面上形成了晶体管，并且通常在其顶部上找到互连部分(通常由“线路后段(Back End of Line)”的首字母缩写BEOL指示)。
[0009]后面是与衬底的前面相对的面。
[0010]为了获得对集成电路的逆向分析部分的访问，集成电路通常以机械方式、通过使用聚焦离子束(FIB)、或通过等离子体烧蚀进行加工。
[0011]前面的机械加工或化学机械加工尤其允许逐级延迟互连部分，以便重构互连。机械加工通常包括用水、或潜在地用在水溶液中的化合物润滑的机械抛光。在后面上，这种技术允许减薄电路。
[0012]通过聚焦离子束FIB进行加工，允许实现纳米蚀刻，例如以便经由后面到达浮置栅极附近，以便例如通过PVC或EBIC观察浮置栅极的电行为，并且由此推断出所存储的信息。经由前面，FIB技术还允许访问互连层级。
[0013]如果集成电路没有加电、或如果集成电路的功能被破坏，则用于检测逆向工程的传统器件针对检测上述方法无效。
[0014]因此，期望的是，改善用于保护在集成电路存储器内存储的数据、并且防止所有类型的攻击的技术。
技术实现思路
[0015]根据一方面，提供了用于保护在集成电路的存储器中存储的数据的方法，包括：制
造存储器，包括：制造至少一个状态晶体管，至少一个晶体管包括浮置栅极；以及将相应数据值写入到每个状态晶体管中，包括：将表示数据的电荷存储在状态晶体管的浮置栅极中；制造保护器件，包括：针对至少一个状态晶体管，形成至少一个电容性结构，至少一个电容性结构包括耦合到状态晶体管的浮置栅极的第一导电体、介电体、以及耦合到接地端子的第二导电体，其中介电体被配置为，如果水溶液与介电体接触，则电耦合浮置栅极和接地端子，以便修改在浮置栅极上的电荷、并且丢失对应数据，否则用于电隔离浮置栅极和接地端子。
[0016]换句话说，存储数据的状态晶体管连接到电容性结构，该电容性结构起着天线的作用，其目的是在逆向工程的情况下丢失存储的信息。
[0017]实际上，在与水溶液接触的情况下，电容性结构的两个导电体将被电耦合。如此，与集成电路的接地端子耦合的浮置栅极将理所当然地丢失其电荷，并且因此将会丢失该电荷所表示的信息。
[0018]另外，在施加例如聚焦离子束(FIB)类型的带电粒子束的情况下，第一导电体将收集束的电荷，从而修改在浮置栅极上的电荷，因此将会丢失该电荷所表示的信息。
[0019]因此，丢失存储的数据本质地发生，而不必功能地激活集成电路或为集成电路供电。
[0020]当然，被称为电容性结构的结构并非旨在提供电容性效果，而是可以为此目的而被有利地配置，但是因为其结构具有由介电体绝缘的、类似于电容器结构的、两个导电体，所以被指示为电容性结构。
[0021]根据一个实施例，制造保护器件的每个电容性结构包括：在集成电路的互连部分的相同金属层级内，形成第一导电体和第二导电体，第二导电体被配置为，具有与第一导电体的形状的轮廓的至少一部分匹配的形状。
[0022]因此，实现常规互连层级的机械抛光，将会在电容性结构的导电体之间生成耦合，并且将会丢在失存储器中包含的信息。
[0023]根据一个实施例，方法包括：制造数个状态晶体管和分别用于数个状态晶体管的数个电容性结构，相应电容性结构在从一个电容性结构到另一电容性结构的不同金属层级内进行制造。
[0024]鉴于将是必须的是，在包括相应电容性结构的每个金属层级内分隔地重现尝试，这将使避开用于保护在存储器中存储的数据的器件的尝试变得复杂。
[0025]根据一个实施例，形成介电材料被包括在金属层级的金属间介电层的形成中，在该形成金属层级的金属间介电层中，形成相应导电体。
[0026]这种介电材料可以被配置为，例如，如果介电材料的结构在第一导电体与第二导电体之间足够窄，如果水溶液与介电体接触，则电耦合第一导电体和第二导电体，否则电隔离第一导电体和第二导电体。
[0027]根据一个实施例，在每个电容性结构的制造中，形成第一导电体包括：形成在相应金属层级的平面的方向上延伸的第一金属轨道，并且形成第二电导体包括：与第一金属轨道并排形成第二金属轨道。
[0028]该实施例具有以下优点：简单有效、便于将数据保护器件集成到现有集成电路中。
[0029]根据一个实施例，方法还包括：制造至少第一补偿电容性结构，该第一补偿电容性
结构包括第三导电体，第三导电体耦合到状态晶体管的控制栅极，控制栅极位于浮置栅极的顶部上，第三导电体被配置为，与器件的至少一个电容性结构的第一导电体电容性耦合。
[0030]根据一个实施例，制造数据保护器件还包括：形成至少一个沟槽，沟槽填充有导电材料，该导电材料垂直地在深度上延伸到集成电路的半导体衬底中，填充每个沟槽的导电材料被电耦合到相应状态晶体管的浮置栅极。
[0031]该实施例有利地允许在带电粒子束经由衬底的后面接近的情况下，丢失存储的数据。实际上，填充沟槽的导电材料将在衬底中、在深度上收集束的电荷，从而修改在浮置栅极上的电荷，因此将会丢失该电荷所表示的信息。
[0032]根据一个实施例，方法还包括：制造至少第二补偿电容性结构，第二补偿电容性结构包括第二沟槽，第二沟槽填充有导电材料，导电材料电耦合到状态晶体管的控制栅极，控制栅极位于浮置栅极的顶部上，填充至少一个第二沟槽的导电材料被配置，以便与填充数据保护器件的至少一个沟槽的导电材料电容性耦合。
[0033]根据一些实施例，形成填充有导电材料的至少一个沟槽和/或形成至少一个第二沟槽，与形成耦合到每个状态晶体管的掩埋晶体管的垂直栅极区域同时执行。
[0034]另外，有利地，旨在读取被写入到每个状态晶体管中的数据，以便实现集成电路本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种集成电路，包括：存储器，包括状态晶体管，所述状态晶体管包括浮置栅极，其中所述状态晶体管被配置为将代表相应数据值的电荷存储在所述状态晶体管的浮置栅极中；用于保护在所述存储器中存储的所述数据的器件，所述器件包括电容性结构，所述电容性结构包括：第一导电体，耦合到所述状态晶体管的所述浮置栅极；介电体；以及第二导电体，耦合到接地端子；其中所述介电体被配置为：如果水溶液与所述介电体接触，则电耦合所述浮置栅极和所述接地端子，以便修改在所述浮置栅极上的所述电荷，并且丢失所对应的数据；以及否则，电隔离所述浮置栅极和所述接地端子。2.根据权利要求1所述的集成电路，其中所述第一导电体和所述第二导电体位于所述集成电路的互连部分的相同金属层级内。3.根据权利要求2所述的集成电路，其中所述第二导电体具有与所述第一导电体的形状的轮廓的至少一部分匹配的形状。4.根据权利要求2所述的集成电路，其中所述第一导电体包括第一金属轨道，所述第一金属轨道在相应金属层级的平面的方向上延伸，并且所述第二导电体包括与所述第一金属轨道并排延伸的第二金属轨道。5.根据权利要求1所述的集成电路，其中所述存储器还包括另一状态晶体管，所述另一状态晶体管包括另一浮置栅极，其中用于保护所述数据的所述器件还包括另一电容性结构，并且其中所述电容性结构和所述另一电容性结构位于所述集成电路的互连部分的不同金属层级内。6.根据权利要求1所述的集成电路，其中所述介电体包括材料，所述材料被包括在所述集成电路的互连部分的金属层级的金属间介电层内，相应导电体位于所述金属层级内。7.根据权利要求1所述的集成电路，还包括第一补偿电容性结构，所述第一补偿电容性结构包括第三导电体，所述第三导电体耦合到所述状态晶体管的控制栅极，所述控制栅极位于所述浮置栅极上方，其中所述第三导电体被配置为与所述电容性结构的所述第一导电体电容性耦合。8.根据权利要求1所述的集成电路，其中所述数据保护器件还包括第一沟槽，所述第一沟槽填充有导电材料，所述导电材料在深度上垂直地延伸到所述集成电路的半导体衬底中，填充所述沟槽的所述导电材料被电耦合到所述状态晶体管的所述浮置栅极。9.根据权利要求8所述的集成电路，其中所述第一沟槽/所述第二沟槽填充有导电材料，所述导电材料具有与耦合到所述状态晶体管的掩埋存取晶体管的垂直栅极相同的结构，并且所述导电材料包括与所述垂直栅极相同的材料。10.根据权利要求8所述的集成电路，还包括第二补偿电容性结构，所述第二补偿电容性结构包括第二沟槽，所述第二沟槽填充有导电材料，其中填充所述第二沟槽的所述导电材料被配置为与填充所述数据保护器件的所述第一沟槽的所述导电材料电容性耦合。11.根据权利要求10所述的集成电路，其中所述第一沟槽/所述第二沟槽填充有导电材
料，所述导电材料具有与耦合到所述状态晶体管的掩埋存取晶体管的垂直栅极相同的结构，并且包括与所述垂直栅极相同的材料。12.根据权利要求1所述的集成电路，其中在所述状态晶体管中存储的所述数据为旨在被读取以便实现所述集成电路的功能的数据。13.根据权利要求12所述的集成电路，其中所述数据是对用于启动所述集成电路的指令进行编码的数据。14.根据权利要求12所述的集成电路，其中所述数据...
【专利技术属性】
技术研发人员：P，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。