硅上氮化镓器件中的寄生电容降低制造技术

技术编号:27071458 阅读:19 留言:0更新日期:2021-01-15 14:54
用于制造半导体结构的方法包括:在硅衬底上限定一个或更多个器件区域和一个或更多个互连区域;在硅衬底的互连区域中形成沟槽;使沟槽中的硅衬底氧化以形成二氧化硅区;在硅衬底的表面上形成第III族氮化物材料层;在氮化镓层的器件区域中形成器件;以及在互连区域中形成互连。二氧化硅区降低了互连与接地之间的寄生电容。

【技术实现步骤摘要】
【国外来华专利技术】硅上氮化镓器件中的寄生电容降低
所公开的技术涉及硅上氮化镓(GaN)半导体器件,并且更具体地,涉及硅上GaN半导体器件中的寄生电容的降低。
技术介绍
氮化镓晶体管用于高频功率放大器,因为氮化镓晶体管可以在高温和高电压下工作。这样的器件可以用于例如微波炉、医学应用如磁共振成像、移动电话系统的基站以及无线电通信。氮化镓晶体管可以在硅衬底上制造。硅上GaN器件可以包括硅衬底和形成在硅衬底上的GaN层。在GaN层的顶表面上形成一个或更多个氮化镓晶体管和一个或更多个互连。互连可以包括互连线和接合焊盘。硅衬底的底表面可以被金属化以提供接地板。尽管氮化镓晶体管表现出优异的性能,仍然需要改进的半导体结构和制造方法。
技术实现思路
专利技术人已经发现,硅上GaN结构的RF性能部分地受到衬底前侧上的互连与接地(例如,衬底背侧上的接地板)之间的寄生电容的限制。这样的寄生电容会降低器件在高频时的性能。因此,需要一种半导体结构和方法,其中至少部分地克服了衬底前侧上的互连与接地之间的寄生电容的影响。所公开的技术提供了半导体结构和用于制造半导体结构的方法,其中,在互连与接地之间的衬底的至少一部分被介电常数低于衬底的介电常数的材料替代。因此,与前侧互连与接地之间的全部或大部分空间为衬底材料的结构相比,前侧互连与接地之间的电容降低。在一些实施方式中,衬底可以是硅,并且低介电常数材料可以是二氧化硅。可以使用LOCOS(硅局部氧化)工艺来形成二氧化硅。由于前侧互连与接地之间的电容是前侧互连与接地之间的材料的介电常数的函数,因此介电常数的降低会降低寄生电容。根据实施方式,一种用于制造半导体结构的方法包括:在硅衬底上限定一个或更多个器件区域和一个或更多个互连区域;在硅衬底的互连区域中形成沟槽;对沟槽中的硅衬底进行氧化以形成二氧化硅区;在硅衬底的表面上形成第III族氮化物材料层;在氮化镓层的器件区域中形成器件;以及在互连区域中形成互连。在一些实施方式中,限定一个或更多个互连区域包括:在硅衬底上形成掩模层;以及通过去除一个或更多个互连区域中的掩模层来对掩模层进行图案化。在一些实施方式中,该方法还包括在氧化沟槽中的硅衬底之后,将图案化的掩模层从硅衬底剥离。在一些实施方式中,掩模层包括氮化硅。在一些实施方式中,通过低压化学气相沉积形成掩模层。在一些实施方式中,通过蚀刻形成沟槽。在一些实施方式中,通过LOCOS(硅局部氧化)工艺来执行硅衬底的氧化。在一些实施方式中,二氧化硅区的顶表面与硅衬底的顶表面共面。在一些实施方式中,该方法还包括在形成第III族氮化物材料层之前对衬底和二氧化硅区的表面进行平坦化。在一些实施方式中,形成第III族氮化物材料层包括氮化镓层的外延生长。在一些实施方式中,形成器件包括形成氮化镓器件。在一些实施方式中,形成互连包括形成互连线和/或接合焊盘。在一些实施方式中,该方法还包括在形成互连之前去除互连区域中的第III族氮化物材料层。在一些实施方式中,该方法还包括在硅衬底的背表面上形成金属层。在一些实施方式中,该方法还包括在形成金属层之前对硅衬底进行减薄。根据实施方式,一种半导体结构包括:硅衬底,其具有一个或更多个器件区域和一个或更多个互连区域;至少在器件区域中的在硅衬底的前侧上的第III族氮化物材料层;在器件区域中的一个或更多个器件;在互连区域中的一个或更多个互连;以及在互连与衬底的背侧上的金属层之间的在衬底的互连区域中的二氧化硅区。在一些实施方式中,二氧化硅区的顶表面与硅衬底的顶表面共面。在一些实施方式中,第III族氮化物材料层在器件区域中包括单晶氮化镓。在一些实施方式中,器件包括氮化镓器件。在一些实施方式中,互连包括互连线和/或接合焊盘。在一些实施方式中,半导体结构还包括在硅衬底的背侧上的金属层。根据实施方式,一种用于制造半导体结构的方法包括:在衬底上限定一个或更多个器件区域和一个或更多个互连区域;在衬底的互连区域中形成沟槽;以及在沟槽中形成介电常数低于衬底的介电常数的材料。在一些实施方式中,该方法还包括在衬底的背表面上形成金属层。在一些实施方式中,该方法还包括在衬底的前表面上形成第III族氮化物材料层。在一些实施方式中,低介电常数材料包括二氧化硅。在一些实施方式中,衬底包括硅衬底,并且形成低介电常数的材料包括硅衬底的热氧化以形成二氧化硅。在一些实施方式中,该方法还包括在器件区域中形成器件以及在互连区域中形成互连。根据实施方式,一种半导体结构包括:衬底,该衬底具有一个或更多个器件区域和一个或更多个互连区域;和至少在器件区域中的衬底的前侧上的第III族氮化物材料层;以及在衬底的互连区域中的材料,其介电常数低于衬底的介电常数。附图说明可以参考附图来理解所公开的技术,附图通过引用并入本文并且其中:图1是根据实施方式的半导体结构的简化示意性截面图;以及图2至图10示出了根据实施方式的用于制造半导体结构的过程。具体实施方式在图1中示出了根据实施方式的半导体结构10的简化示意性截面图。半导体结构10包括衬底例如硅衬底20、第III族氮化物材料层例如氮化镓层22、钝化/封装层24、一个或更多个器件30和32(图1示意性地示出)、以及一个或更多个互连40、42和44。器件30和32位于硅衬底20的一个或更多个器件区域50中,并且互连40、42和44位于硅衬底20的一个或更多个互连区域52中。器件30和32可以包括例如氮化镓晶体管,并且互连40、42和44可以包括例如一个或更多个金属互连线和/或一个或更多个金属接合焊盘。互连可以将衬底上的器件互连和/或可以提供外部连接。可以在硅衬底20的背侧上形成金属层60,并且金属层60可以用作接地板。如图1进一步所示,半导体结构10包括形成在硅衬底20中的低介电常数材料区70、72和74。在低介电常数材料区70、72和74中,硅衬底20的硅被替换成介电常数低于硅衬底的介电常数的材料。在图1的实施方式中,低介电常数材料是二氧化硅,并且区70、72和74将被称为二氧化硅区70、72和74。硅的介电常数为11.65,并且二氧化硅的介电常数为3.9。二氧化硅区70、72和74分别位于互连40、42和44下面。因此,二氧化硅区70、72和74位于各个互连与硅衬底20的背侧上的金属层60之间。寄生电容互连42与金属层60之间的寄生电容在图1中表示为寄生电容器80。互连42形成寄生电容器的第一板,金属层60形成寄生电容器的第二板,并且在互连42和金属层60之间的结构的层形成寄生电容器的电介质。在互连40和44中的每个互连与金属层60之间也形成寄生电容器。寄生电容器使半导体结构的性能劣化。应当理解,寄生电容是在互连40、42、44和金属层60的区域上的分布效应。如已知的,平行板电容器的电容与平行板之间的介电材料的介电常数成比例。本文档来自技高网...

【技术保护点】
1.一种用于制造半导体结构的方法,所述方法包括:/n在硅衬底上限定一个或更多个器件区域和一个或更多个互连区域;/n在所述硅衬底的所述互连区域中形成沟槽;/n对所述沟槽中的所述硅衬底进行氧化以形成二氧化硅区;/n在所述硅衬底的表面上形成第III族氮化物材料层;/n在氮化镓层的器件区域中形成器件;以及/n在所述互连区域中形成互连。/n

【技术特征摘要】
【国外来华专利技术】20180605 US 16/000,2871.一种用于制造半导体结构的方法,所述方法包括:
在硅衬底上限定一个或更多个器件区域和一个或更多个互连区域;
在所述硅衬底的所述互连区域中形成沟槽;
对所述沟槽中的所述硅衬底进行氧化以形成二氧化硅区;
在所述硅衬底的表面上形成第III族氮化物材料层;
在氮化镓层的器件区域中形成器件;以及
在所述互连区域中形成互连。


2.根据权利要求1所述的方法,其中,限定一个或更多个互连区域包括:在所述硅衬底上形成掩模层,以及通过去除所述一个或更多个互连区域中的所述掩模层来对所述掩模层进行图案化。


3.根据权利要求2所述的方法,还包括:在使所述沟槽中的所述硅衬底氧化之后,将图案化的掩模层从所述硅衬底剥离。


4.根据权利要求2所述的方法,其中,所述掩模层包括氮化硅。


5.根据权利要求2所述的方法,其中,通过低压化学气相沉积形成所述掩模层。


6.根据权利要求1所述的方法,其中,通过蚀刻形成所述沟槽。


7.根据权利要求1所述的方法,其中,通过LOCOS(硅局部氧化)工艺来执行所述硅衬底的氧化。


8.根据权利要求7所述的方法,其中,所述二氧化硅区的顶表面与所述硅衬底的顶表面共面。


9.根据权利要求1所述的方法,还包括:在形成所述第III族氮化物材料层之前,对所述衬底和所述二氧化硅区的表面进行平坦化。


10.根据权利要求1所述的方法,其中,形成所述第III族氮化物材料层包括氮化镓层的外延生长。


11.根据权利要求1所述的方法,其中,形成器件包括形成氮化镓器件。


12.根据权利要求1所述的方法,其中,形成互连包括形成互连线和/或接合焊盘。


13.根据权利要求1所述的方法,还包括:在形成所述互连之前,去除所述互连区域中的所述第III族氮化物材料层。


14.根据权利要求1所述的方法,还包括在所述硅衬底的背表面上形成金属层。


15.根据权利要求14所述的方法,还包括在形成所述金属层之前对所述硅衬底进行减薄。


16.一种半导体结构,包...

【专利技术属性】
技术研发人员:加百利·R·奎瓦蒂莫西·E·博莱斯韦恩·麦克·斯特鲁布尔
申请(专利权)人:镁可微波技术有限公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1