图像传感器及其像素单元制造技术

本实用新型专利技术公开了图像传感器及其像素单元，包括：P型衬底；所述P型衬底上设有P型外延层；所述P型外延层上设有第一P阱，所述第一P阱上设有若干个N型有源区；所述P型外延层上设有N阱，所述N阱上设有N型有源区；所述P型外延层上设有第二P阱，所述第二P阱上设有P型有源区；所述第一P阱与N阱连接，所述N阱与第二P阱连接；所述P型外延层的厚度为15微米至30微米。

【技术实现步骤摘要】
图像传感器及其像素单元
本技术涉及集成电路领域，特别是涉及图像传感器及其像素单元。
技术介绍
本部分的陈述仅仅是提到了与本技术相关的
技术介绍
，并不必然构成现有技术。现有X射线探测一般采用间接探测的形式，通过前端闪烁体将X射线转换为可见光子，然后由图像传感器进行探测。由于前端闪烁体的转换效率约为80％，这种间接探测方式会损失一部分X射线，导致探测效率较低，探测器的灵敏度降低。
技术实现思路
为了解决现有技术的不足，本技术提供了图像传感器及其像素单元；第一方面，本技术提供了图像传感器的像素单元；图像传感器的像素单元，包括：P型衬底；所述P型衬底上设有P型外延层；所述P型外延层上设有第一P阱，所述第一P阱上设有若干个N型有源区；所述P型外延层上设有N阱，所述N阱上设有N型有源区；所述P型外延层上设有第二P阱，所述第二P阱上设有P型有源区；所述第一P阱与N阱连接，所述N阱与第二P阱连接；所述P型外延层的厚度为15微米至30微米。第二方面，本技术提供了图像传感器；图像传感器，包括：多个如第一方面所述的像素单元，多个像素单元组成像素阵列，所述像素阵列分别与列级读出电路、时序控制电路和偏置电路连接，所述列级读出电路与数据缓冲器和时序控制电路连接，所述数据缓冲器分别与地址译码器、接口配置单元、时钟产生电路、时序控制电路和偏置电路连接；所述地址译码器分别与时序控制电路、偏置电路、接口配置电路和存储器连接；所述接口配置电路分别与时钟产生电路、存储器和串行输出电路连接，所述时钟产生电路分别与时序控制电路、存储器和串行输出电路连接；列级读出电路采用列级甄别器或者列级模数转换器实现；偏置电路，采用多位数模转换器实现。与现有技术相比，本技术的有益效果是：不需要中间的闪烁体层，图像传感器的P型外延层直接探测X射线，图像传感器由光敏器件转变成射线探测器件，这种方式不会损失X射线，有效提高探测效率和探测器灵敏度。附图说明构成本技术的一部分的说明书附图用来提供对本技术的进一步理解，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。图1为第一个实施例的图像传感器探测X射线原理示意图；图2为第一个实施例的像素单元内部电气连接关系示意图；图3为第二个实施例的图像传感器结构示意图；图4为第二个实施例的图像传感器电气连接关系示意图。具体实施方式应该指出，以下详细说明都是示例性的，旨在对本技术提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本技术所属
的普通技术人员通常理解的相同含义。在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。实施例一本实施例提供了图像传感器的像素单元；如图1所示，图像传感器的像素单元，包括：P型衬底；所述P型衬底上设有P型外延层；所述P型外延层上设有第一P阱，所述第一P阱上设有若干个N型有源区；所述P型外延层上设有N阱，所述N阱上设有N型有源区；所述P型外延层上设有第二P阱，所述第二P阱上设有P型有源区；所述第一P阱与N阱连接，所述N阱与第二P阱连接；所述P型外延层的厚度为15微米至30微米。所述P型外延层用于直接接收X射线；N阱与P型外延层形成一个二极管，用于收集非平衡电子；所述N阱仅用作二极管收集极。所述P型外延层电阻率为1000至10000欧姆每微米。进一步地，当P型外延层接收到X射线后，P型外延层电离产生若干个电子空穴对，产生非平衡电子，由于P型外延层与P阱和P型衬底之间存在势垒电压，在P型外延层中产生的非平衡电子无法通过，因而汇聚在P型外延层中，P型外延层在P阱和P型衬底两侧汇聚作用下形成一个电子池，电子通过热扩散被N阱与外延层形成的二极管收集。进一步地，所述二极管收集非平衡电子后，将非平衡电子利用放大器进行放大，然后利用相关双采样电路进行噪声抑制，然后经过缓冲器的缓冲后，送入列级读出电路，最后完成对X射线的探测。应理解的，图像传感器的像素单元使用标准CMOS平面工艺，其中包括深度掺杂的P型衬底、低掺杂的P型外延层、用来制作PMOS管的N阱和P型有源区(P+)、用来制作NMOS管的P阱和N型有源区(N+)。以P型外延层作为灵敏区，N阱与P型外延层形成一个二极管，用于收集非平衡电子。当X射线穿过传感器芯片时，在P型外延层电离产生一定数量的电子空穴对，每微米产生约80对非平衡载流子。由于P型外延层与P阱、P型重掺杂衬底之间存在势垒电压，在P型外延层中产生的非平衡电子无法通过，因而汇聚在P型外延层中，这个势垒电压表示为：其中，k为玻尔兹曼常数，T为绝对温度，q为单电荷，Nsub和Nepi分别是衬底和外延层的掺杂度。P型外延层在P阱和P型衬底两侧汇聚作用下形成一个电子池，成为图像传感器的主要灵敏区域。由于N阱所加正向电压较小，像素内无法形成全耗尽，只有N阱周围的小部分P外延层区域会形成耗尽区，当非平衡电子运动到耗尽区域附近时，才能被N阱收集，因此传感器收集电荷主要依赖热扩散机制，漂移的作用较小。如图2所示，大部分电子通过热扩散被N阱与外延层形成的二极管收集，此时二极管产生负压降，经像素单元内部放大、相关双采样(噪声抑制)处理后，传送至像素阵列的读出电路以及数据处理电路，通过读出数据信息获得X射线穿过芯片时的位置，完成对X射线的探测。当被测物体通过X射线照射时，穿过的X射线会在图像传感器上留下位置，被遮挡的部分会留下阴影，通过数据处理，完成X射线成像。由于PMOS管需在N阱中制作，而N阱作为二极管收集极，为了避免电荷竞争，提高电荷收集效率，像素单元内部电路全部采用NMOS管实现。实施例二本实施例提供了图像传感器；如图4所示，图像传感器，包括：多个如实施例一所述的像素单元，多个像素单元组成像素阵列，所述像素阵列分别与列级读出电路、时序控制电路和偏置电路连接，所述列级读出电路与数据缓冲器和时序控制电路连接，所述数据缓冲器分别与地址译码器、接口配置单元、时钟产生电路、时序控制电路和偏置电路连接；所述地址译码器分别与时序控制电路、偏置电路、接口配置电路和存储器连接；所述接口配置电路分别与时钟产生电路、存储器和串行输出电路连接，所述时钟产生电路分别与时序控制电路、存储器和串行输出电路连接；列级读出电路采用列级甄别器或者列级模数转换器实现；偏置电路，采用多位数模转换器实现。像素阵列的读出采用卷帘快门的方式进行读出。列级读出电路采用列级甄别器或者列级模数转换器(AnalogtoDigitalConverter,ADC)实现。时序控制电路为像素阵列提供扫描时序。偏置电路，采用多位数模转换器(DigitaltoAnalogConverte本文档来自技高网...

【技术保护点】
1.图像传感器的像素单元，其特征是，包括：P型衬底；/n所述P型衬底上设有P型外延层；/n所述P型外延层上设有第一P阱，所述第一P阱上设有若干个N型有源区；/n所述P型外延层上设有N阱，所述N阱上设有N型有源区；/n所述P型外延层上设有第二P阱，所述第二P阱上设有P型有源区；/n所述第一P阱与N阱连接，所述N阱与第二P阱连接；/n所述P型外延层的厚度为15微米至30微米。/n

【技术特征摘要】
1.图像传感器的像素单元，其特征是，包括：P型衬底；
所述P型衬底上设有P型外延层；
所述P型外延层上设有第一P阱，所述第一P阱上设有若干个N型有源区；
所述P型外延层上设有N阱，所述N阱上设有N型有源区；
所述P型外延层上设有第二P阱，所述第二P阱上设有P型有源区；
所述第一P阱与N阱连接，所述N阱与第二P阱连接；
所述P型外延层的厚度为15微米至30微米。


2.如权利要求1所述的像素单元，其特征是，所述P型外延层电阻率为1000至10000欧姆每微米。


3.图像传感器，其特征是，包括：多个如权利要求1所述的像素单元，多个像素单元组成像素阵列，所述像素阵列分别与列级读出电路、时序控制电路和偏置电路连接，所述列级读出电路与数据缓冲器和时序控制电路连接，所述数据缓冲器分别与地址译码器、接口配置单元、时钟产生电路、时序控制电路和偏置电路连接；所述地址译码器分别与时序控制电路、...

【专利技术属性】
技术研发人员：张亮，王萌，董家宁，王安庆，
申请(专利权)人：山东大学，
类型：新型
国别省市：山东;37