【技术实现步骤摘要】
半导体元件及其制造方法
本专利技术涉及半导体集成电路领域，特别是涉及一种半导体元件。本专利技术还涉及一种半导体元件的制造方法。
技术介绍
如图1所示，是现有半导体元件的俯视面结构图；如图2所示，是现有半导体元件的沿图1的AA线的剖面结构图；如图3所示，是图2对应的在第一接触插塞103a对应的第一凹槽内侧表面具有位线的底部导电材料层残留的结构示意图；如图4所示，是现有半导体元件的沿图1的BB线的剖面结构图；现有半导体元件包括：半导体衬底1，包括多个有源区101，在各所述有源区101之间设置有浅沟槽隔离2。第一凹槽102形成在所述有源区101中并延伸到两侧的所述浅沟槽隔离2中。各位线103包括由底部导电材料层4和顶部导电材料层5形成的叠加结构，所述底部导电材料层4由重掺杂的半导体多晶材料组成。由图2所示可知，所述位线103还包括叠加在所述顶部导电材料层5顶部的位线掩膜层6。在所述第一凹槽102中形成有由底部导电材料层4组成的第一接触插塞103a，图2中单独采用虚线框103a所示区域的所述底部导电材...
【技术保护点】
1.一种半导体元件，其特征在于，包括：/n半导体衬底，包括多个有源区，在所述有源区之间设置有浅沟槽隔离；/n第一凹槽形成在所述有源区中并延伸到两侧的所述浅沟槽隔离中；/n各位线包括由底部导电材料层和顶部导电材料层形成的叠加结构；/n在所述第一凹槽中形成有由底部导电材料层组成的第一接触插塞，所述第一接触插塞的顶部连接到所述位线；所述第一接触插塞的底部表面接触所述有源区的顶部表面，所述有源区的顶部表面的宽度大于所述第一接触插塞的底部表面的宽度；所述第一接触插塞的所述底部导电材料层和所述位线的所述底部导电材料层为同一层，所述第一接触插塞的两侧面由所述位线的两侧面向下延伸而成；/n...
【技术特征摘要】
1.一种半导体元件，其特征在于，包括：
半导体衬底，包括多个有源区，在所述有源区之间设置有浅沟槽隔离；
第一凹槽形成在所述有源区中并延伸到两侧的所述浅沟槽隔离中；
各位线包括由底部导电材料层和顶部导电材料层形成的叠加结构；
在所述第一凹槽中形成有由底部导电材料层组成的第一接触插塞，所述第一接触插塞的顶部连接到所述位线；所述第一接触插塞的底部表面接触所述有源区的顶部表面，所述有源区的顶部表面的宽度大于所述第一接触插塞的底部表面的宽度；所述第一接触插塞的所述底部导电材料层和所述位线的所述底部导电材料层为同一层，所述第一接触插塞的两侧面由所述位线的两侧面向下延伸而成；
在所述第一接触插塞的第一侧的所述第一凹槽中形成有第一子凹槽，在所述第一子凹槽的底部的所述有源区中形成有第三子凹槽，所述第三子凹槽的底部表面低于所述有源区的顶部表面。
2.如权利要求1所述的半导体元件，其特征在于：在所述第一接触插塞的第二侧的所述第一凹槽中形成有第二子凹槽。
3.如权利要求2所述的半导体元件，其特征在于：在所述第二子凹槽的底部的所述有源区中形成有第四子凹槽，所述第四子凹槽的底部表面低于所述有源区的顶部表面。
4.如权利要求3所述的半导体元件，其特征在于：所述第一子凹槽的底部表面、所述第二子凹槽的底部表面、所述第三子凹槽的顶部表面、所述第四子凹槽的顶部表面和所述有源区的顶部表面相平。
5.如权利要求3所述的半导体元件，其特征在于：在所述第一子凹槽、所述第二子凹槽、所述第三子凹槽和所述第四子凹槽中填充有至少两种以上的接触隔离层。
6.如权利要求3所述的半导体元件，其特征在于：所述第三子凹槽和所述第四子凹槽的宽度不相等。
7.如权利要求6所述的半导体元件，其特征在于：所述第三子凹槽和所述第四子凹槽的深度不相等。
8.如权利要求1所述的半导体元件，其特征在于：所述第一凹槽的位于所述半导体衬底的顶部表面以下的深度为
9.如权利要求3所述的半导体元件，其特征在于：在各所述有源区的顶部形成有第二接触插塞，在所述位线的宽度方向上，所述第二接触插塞通过所述接触隔离层和对应的所述第一接触插塞隔离。
10.一种半导体元件的制造方法，其特征在于，包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底中形成浅沟槽隔离，由所述浅沟槽隔离定义出多个有源区，在所述有源区之间设置有所述浅沟槽隔离；
步骤二、形成第一凹槽，所述第一凹槽形成在所述有源区中并延伸到两侧的所述浅沟槽隔离中；<...
【专利技术属性】
技术研发人员：詹益旺，童宇诚，黄永泰，林淯慈，夏勇，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：福建;35
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。