一种半导体器件的制造方法技术

本发明专利技术公开一种半导体器件的制造方法，涉及半导体技术领域，用于在制造浅槽隔离层的过程中，提高鳍状结构的热稳定性，从而提升半导体器件的品质。所述半导体器件的制造方法包括：提供一衬底。衬底上形成有沿第一方向延伸的若干鳍状结构。形成覆盖衬底和若干鳍状结构的保护层。保护层所含有的材料包括硅。鳍状结构暴露在浅槽隔离层外的部分为鳍部。鳍部具有源区形成区、漏区形成区和沟道形成区。沿第二方向，在覆盖有保护层的鳍部的外周形成牺牲栅，并在牺牲栅的侧壁形成侧墙。在源区形成区形成源区，并在漏区形成区形成漏区。去除牺牲栅。减薄位于沟道形成区外周的保护层，并在沟道形成区内获得沟道区。在沟道区的外周形成栅堆叠结构。

【技术实现步骤摘要】
一种半导体器件的制造方法
本专利技术涉及半导体
，尤其涉及一种半导体器件的制造方法。
技术介绍
为使得半导体器件的导电沟道具有较高的载流子迁移率，制作导电沟道的材料多采用高迁移率的锗硅材料或者锗材料。但是，浅槽隔离(shallowtrenchisolation，缩写为STI)退火处理所需的温度较高，在制备具有锗硅或锗高迁移率沟道半导体器件时，在此退火温度下，锗硅沟道或锗沟道中的锗元素容易发生扩散，且锗硅沟道或锗沟道容易被氧化。目前，为了解决以上问题，采用氮化硅材料的衬垫层将锗硅沟道或者锗沟道与STI隔离，以对锗硅沟道或锗沟道进行保护。但这不仅增加了氮化硅材料的淀积和去除等工艺，还增加了工艺的难度和复杂性。
技术实现思路
本专利技术的目的在于提供一种半导体器件的制造方法，用于在制造浅槽隔离层的过程中，提高鳍状结构的热稳定性，从而提升半导体器件的品质。为了实现上述目的，本专利技术提供了一种半导体器件的制造方法，该半导体器件的制造方法包括：提供一衬底；衬底上形成有沿第一方向延伸的若干鳍状结构；形成覆盖衬底和若干鳍状结构的保护层；保护层所含有的材料包括硅；在覆盖有保护层的相邻鳍状结构之间形成浅槽隔离层；鳍状结构暴露在浅槽隔离层外的部分为鳍部；鳍部具有源区形成区、漏区形成区、以及位于源区形成区和漏区形成区之间的沟道形成区；沿第二方向，在覆盖有保护层的鳍部的外周形成牺牲栅，并在牺牲栅的侧壁形成侧墙；第二方向不同于第一方向；在源区形成区形成源区，并在漏区形成区形成漏区；去除牺牲栅；减薄位于沟道形成区外周的保护层，并在沟道形成区内获得沟道区；在沟道区的外周形成栅堆叠结构。与现有技术相比，本专利技术提供的半导体器件的制造方法中，在获得了其上形成有鳍状结构的衬底后，在鳍状结构和衬底上覆盖了一层保护层。接着在覆盖有保护层的相邻鳍状结构之间形成浅槽隔离层。基于此，在形成上述浅槽隔离层时，保护层的存在可以将用于形成浅槽隔离层的隔离材料与鳍状结构分隔开，防止隔离材料与鳍状结构发生反应，提高鳍状结构的热稳定性。同时，保护层所含有的材料包括硅，在后续的制造过程中可以采用较为成熟的硅基半导体器件的制造工艺完成半导体器件的制造，降低了工艺开发难度。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本专利技术的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1为本专利技术实施例提供的半导体器件的制造方法流程图；图2为本专利技术实施例中形成应变缓冲材料层后结构示意图；图3a至图3d为本专利技术实施例中形成半导体材料层后结构示意图；图4a至图4d为本专利技术实施例中形成鳍状结构后结构示意图；图5a至图5d为本专利技术实施例中形成保护层后结构示意图；图6a至图6d为本专利技术实施例中形成浅槽隔离层和衬垫层后结构示意图；图7a至图7d为本专利技术实施例中形成牺牲栅和侧墙后结构示意图；图8a至图8d为本专利技术实施例中形成氧化层后结构示意图；图9a和图9b为本专利技术实施例中减薄保护层后一种结构示意图；图10a至图10d为本专利技术实施例中减薄保护层后另一种结构示意图；图11a至图11d为本专利技术实施例中形成钝化层后结构示意图；图12a至图12d为本专利技术实施例中形成界面层后结构示意图。附图标记：1为衬底，2为应变缓冲材料层，21为应变缓冲层，3为半导体材料层，31为叠层，311为牺牲材料层，312为沟道材料层，4为鳍状结构，5为保护层，6为衬垫层，7为浅槽隔离层，8为鳍部，81为牺牲层，82为沟道层，9为牺牲栅，10为氧化层，11为钝化层，12为界面层。具体实施方式以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。为了使本专利技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本专利技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。“若干”的含义是一个或一个以上，除非另有明确具体的限定。在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本专利技术中的具体含义。现有的半导体器件中，为使得导电沟道具有较高的载流子迁移率，制作导电沟道的材料多采用高迁移率的锗硅材料或者锗材料。但是，在制造半导体器件的过程中，STI退火处理所需的温度较高。基于此，在制备具有锗硅或锗高迁移率沟道半导体器件时，在较高的退火温度下，锗硅沟道或锗沟道中的锗元素容易发生扩散。并且，现有半导体器件中的浅槽隔离层大多采用SiO2材料制作形成。在此基础上，在退火处理中，锗硅沟道或锗沟道直接与浅槽隔离层接触，容易被氧化。目前，为了解决以上问题，在形成浅槽隔离层前，需要提前在含有SiGe、Ge高迁移率材料的鳍状结构上淀积一层由氮化硅材料制造形成的衬垫层。并且，在对隔离材料进行回刻获得浅槽隔离层后，还需要增加一步去除暴露在浅槽隔离层外的氮化硅衬垫层的操作。相比于硅基半导体器件的制造过程，上述操作不仅增加了氮化硅材料的淀积和去除等工艺，还增加了工艺的难度和复杂性。此外，在传统的半导体器件的制造过程中，在形成鳍状结构后，需要在鳍状结构上形成牺牲栅和侧墙。而用于对牺牲栅的栅极材料和侧墙的侧墙材料进行刻蚀的刻蚀气体与SiGe、Ge高迁移率材料的选择比较低。也就是说，在鳍状结构至少由SiGe、Ge高迁移率材料制造形成本文档来自技高网...

【技术保护点】
1.一种半导体器件的制造方法，其特征在于，包括：/n提供一衬底；所述衬底上形成有沿第一方向延伸的若干鳍状结构；/n形成覆盖所述衬底和若干所述鳍状结构的保护层，所述保护层所含有的材料包括硅；/n在覆盖有所述保护层的相邻所述鳍状结构之间形成浅槽隔离层；所述鳍状结构暴露在所述浅槽隔离层外的部分为鳍部；所述鳍部具有源区形成区、漏区形成区、以及位于所述源区形成区和所述漏区形成区之间的沟道形成区；/n沿第二方向，在覆盖有所述保护层的所述鳍部的外周形成牺牲栅，并在所述牺牲栅的侧壁形成侧墙；所述第二方向不同于所述第一方向；/n在所述源区形成区形成源区，并在所述漏区形成区形成漏区；/n去除所述牺牲栅；/n减薄位于所述沟道形成区外周的所述保护层，并在所述沟道形成区内获得沟道区；/n在所述沟道区的外周形成栅堆叠结构。/n

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：
提供一衬底；所述衬底上形成有沿第一方向延伸的若干鳍状结构；
形成覆盖所述衬底和若干所述鳍状结构的保护层，所述保护层所含有的材料包括硅；
在覆盖有所述保护层的相邻所述鳍状结构之间形成浅槽隔离层；所述鳍状结构暴露在所述浅槽隔离层外的部分为鳍部；所述鳍部具有源区形成区、漏区形成区、以及位于所述源区形成区和所述漏区形成区之间的沟道形成区；
沿第二方向，在覆盖有所述保护层的所述鳍部的外周形成牺牲栅，并在所述牺牲栅的侧壁形成侧墙；所述第二方向不同于所述第一方向；
在所述源区形成区形成源区，并在所述漏区形成区形成漏区；
去除所述牺牲栅；
减薄位于所述沟道形成区外周的所述保护层，并在所述沟道形成区内获得沟道区；
在所述沟道区的外周形成栅堆叠结构。


2.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述保护层的层厚为1nm～15nm。


3.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述在覆盖有所述保护层的相邻所述鳍状结构之间形成浅槽隔离层，包括：
在覆盖有所述保护层的所述鳍状结构上淀积隔离材料；
对所述隔离材料进行退火处理；
依次对所述隔离材料进行平坦化处理和回刻处理，剩余所述隔离材料形成浅槽隔离层。


4.根据权利要求3所述的半导体器件的制造方法，其特征在于，减薄位于所述沟道形成区外周的所述保护层，包括：
氧化位于所述沟道形成区外周的所述保护层，在所述保护层的表面形成氧化层；
去除所述氧化层；
循环上述两步操作，直至将位于所述沟道形成区外周的所述保护层减薄至预定厚度。


5.根据权利要求4所述的半导体器件的制造方法，其特征在于，所述预定厚度为0.4nm～2nm；或，所述预定厚度为0nm。


6.根据权利要求4所述的半导体器件的制造方法，其特征在于，当所述预定厚度为0nm，并且所述半导体器件为FinFET器件；
在所述沟道形成区内获得沟道区包括：
在所述沟道形成区的外周外延形成钝化层；所述沟道形成区和所...

【专利技术属性】
技术研发人员：李永亮，程晓红，张青竹，王文武，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11