多电源域版图布局方法及存储介质技术

本发明专利技术提供一种多电源域版图布局方法及存储介质，属于电子技术领域。所述方法包括：S1）读入多电源域版图设计数据，根据多电源域版图设计数据设置不同电源区域的PG区域；S2）根据物理设计规则依次执行多电源域版图布局的各个布局阶段，其中每完成一个布局阶段，获取该布局阶段的完成信息并对所述完成信息进行错误单元筛查，得到该布局阶段的错误单元统计信息；根据错误单元统计信息进行设计信息修改；S3）在完成所有布局阶段的设计信息修改之后，对修改后的设计信息进行静态时序分析和物理验证，判断是否存在时序和设计规则错误，并在发现错误时执行错误修复，直到所有错误修复完成。解决了当前非UPF下多电源域设计无法保证所有cell都处于设计位置的问题。

【技术实现步骤摘要】
多电源域版图布局方法及存储介质
本专利技术涉及电子
，具体地涉及一种多电源域版图布局方法以及一种计算机可读存储介质。
技术介绍
多电源域设计对于集成电路中降低功耗具有很强的实际意义，现有主要通过EDA（Electronicdesignautomation，电子设计自动化）工具基于UPF（UnifiedPowerFormat，统一功耗模式）流程进行多电源域设计，但是某些工艺库中不包含针对UPF流程所需的隔离单元，无法采用UPF的电源关断设计方法，此时需要在前端设计中手工例化隔离单元，物理设计阶段检查隔离单元相连的逻辑单元的物理位置，使芯片在不同工作模式下正常合理的控制电源关断，保证芯片在不同工作模式下的功能。在没有UPF的情况下，隔离单元的实现是通过逻辑门加控制信号的形式产生，在物理设计阶段，EDA工具无法完全保证所有的单元（下称cell，例如与门、或门和D触发器）都放置在对应的设计区域内，使得设计出来的芯片往往存在功能缺失或完全失效的情况。针对当前非UPF下多电源域设计无法保证所有cell都处于设计位置的问题，需要一种能够判断是否存在逻辑本文档来自技高网...

【技术保护点】
1.一种多电源域版图布局方法，应用于非UPF流程下的多电源域版图布局，其特征在于，所述方法包括：S1）读入多电源域版图设计数据，根据所述多电源域版图设计数据设置不同电源区域的PG区域；S2）根据物理设计规则依次执行多电源域版图布局的各个布局阶段，其中每完成一个布局阶段，获取该布局阶段的完成信息并对所述完成信息进行错误单元筛查，得到该布局阶段的错误单元统计信息；根据所述错误单元统计信息进行设计信息修改；S3）在完成所有布局阶段的设计信息修改之后，对修改后的设计信息进行静态时序分析和物理验证，判断是否存在时序和设计规则错误，并在发现错误时执行错误修复，直到所有错误修复完成。/n

【技术特征摘要】
1.一种多电源域版图布局方法，应用于非UPF流程下的多电源域版图布局，其特征在于，所述方法包括：S1）读入多电源域版图设计数据，根据所述多电源域版图设计数据设置不同电源区域的PG区域；S2）根据物理设计规则依次执行多电源域版图布局的各个布局阶段，其中每完成一个布局阶段，获取该布局阶段的完成信息并对所述完成信息进行错误单元筛查，得到该布局阶段的错误单元统计信息；根据所述错误单元统计信息进行设计信息修改；S3）在完成所有布局阶段的设计信息修改之后，对修改后的设计信息进行静态时序分析和物理验证，判断是否存在时序和设计规则错误，并在发现错误时执行错误修复，直到所有错误修复完成。


2.根据权利要求1所述的多电源域版图布局方法，其特征在于，步骤S2）中，所述布局阶段包括：数字后端版图设计的布局阶段，用于将各单元放入版图中的适当位置；数字后端版图设计的时钟树综合阶段，用于完成时钟布局和初步连线；数字后端版图设计的布线阶段，用于完成版图中各单元之间的连线。


3.根据权利要求2所述的多电源域版图布局方法，其特征在于，所述根据物理设计规则依次执行多电源域版图布局的各个布局阶段，包括：运行电子设计自动化工具，按照所述数字后端版图设计的布局阶段、所述数字后端版图设计的时钟树综合阶段和所述数字后端版图设计的布线阶段的顺序进行各布局阶段的布局布线工作。


4.根据权利要求3所述的多电源域版图布局方法，其特征在于，所述电子设计自动化工具为以下任意一种：ICC、ICC2、Encounter和Innovus。


5.根据权利要求2所述的多电源域版图布局方法，其特征在于，步骤S2）中，所述获取该布局阶段的完成信息，包括：获取完...

【专利技术属性】
技术研发人员：郑礼坤，徐一，李德建，胡旭，唐晓柯，胡毅，
申请(专利权)人：北京智芯微电子科技有限公司，国网信息通信产业集团有限公司，国网上海市电力公司，国家电网有限公司，
类型：发明
国别省市：北京;11