一种数据处理方法、装置、设备及可读存储介质制造方法及图纸

本申请公开了一种数据处理方法、装置、设备及可读存储介质。本申请公开的方法应用于FPGA验证平台，包括：利用至少一个数据接口接收待处理的数据帧；按照存储起止地址将数据帧存储至FPGA验证平台中的存储器；对数据帧进行匹配校验，若匹配校验未通过，则保留存储起止地址，以便按照存储起止地址覆盖式存储新的数据帧至存储器；实时统计存储器的剩余空间，若剩余空间小于预设阈值，则按照读取起止地址读取存储器中的已存数据帧，更新读取起止地址和存储起止地址。本申请利用存储起止地址和读取起止地址对同一存储器进行管理，能够避免数据占用较多存储资源，本申请提供的一种数据处理装置、设备及可读存储介质，也同样具有上述技术效果。

【技术实现步骤摘要】
一种数据处理方法、装置、设备及可读存储介质
本申请涉及计算机
，特别涉及一种数据处理方法、装置、设备及可读存储介质。
技术介绍
基于FPGA(FieldProgrammableGateArray，现场可编程逻辑门阵列)验证平台可以灵活修改代码进行测试。上位机会将测试相关数据通过FPGA验证平台上的数据接口发送至FPGA验证平台，以使FPGA验证平台利用这些数据进行代码测试。在FPGA验证平台中的处理器处理数据之前，数据会先存入缓存，过滤掉这些数据中的冗余帧或者错误帧后，有效数据会存入另一缓存，因此在FPGA验证平台中，设置了二级缓存，测试相关数据会被写入不同缓存，占用的存储资源较多，也降低了FPGA验证平台性能。因此，在FPGA验证平台中，如何避免数据占用较多的存储空间，是本领域技术人员需要解决的问题。
技术实现思路
有鉴于此，本申请的目的在于提供一种数据处理方法、装置、设备及可读存储介质，以在FPGA验证平台中，避免数据占用较多的存储空间。其具体方案如下：第一方面，本申请提供了一种数据处理方法本文档来自技高网...

【技术保护点】
1.一种数据处理方法，其特征在于，应用于FPGA验证平台，包括：/n利用至少一个数据接口接收待处理的数据帧；/n按照存储起止地址将所述数据帧存储至所述FPGA验证平台中的存储器；/n对所述数据帧进行匹配校验，若所述数据帧匹配校验未通过，则保留所述存储起止地址，以便在利用所述数据接口接收到新的数据帧时，按照所述存储起止地址覆盖式存储所述新的数据帧至所述存储器；/n实时统计所述存储器的剩余空间，若所述剩余空间小于预设阈值，则按照读取起止地址读取所述存储器中的已存数据帧后，更新所述读取起止地址和所述存储起止地址。/n

【技术特征摘要】
1.一种数据处理方法，其特征在于，应用于FPGA验证平台，包括：
利用至少一个数据接口接收待处理的数据帧；
按照存储起止地址将所述数据帧存储至所述FPGA验证平台中的存储器；
对所述数据帧进行匹配校验，若所述数据帧匹配校验未通过，则保留所述存储起止地址，以便在利用所述数据接口接收到新的数据帧时，按照所述存储起止地址覆盖式存储所述新的数据帧至所述存储器；
实时统计所述存储器的剩余空间，若所述剩余空间小于预设阈值，则按照读取起止地址读取所述存储器中的已存数据帧后，更新所述读取起止地址和所述存储起止地址。


2.根据权利要求1所述的数据处理方法，其特征在于，所述对所述数据帧进行匹配校验，包括：
按照预设匹配规则对所述数据帧进行特征值匹配，以及对所述数据帧进行CRC校验；
若特征值匹配通过且CRC校验通过，则确定所述数据帧匹配校验通过；否则，确定所述数据帧匹配校验未通过。


3.根据权利要求1所述的数据处理方法，其特征在于，还包括：
若所述数据帧匹配校验通过，则更新所述存储起止地址，得到更新起止地址，以便在利用所述数据接口接收到所述新的数据帧时，按照所述更新起止地址存储所述新的数据帧。


4.根据权利要求3所述的数据处理方法，其特征在于，所述更新所述存储起止地址，得到更新起止地址，包括：
根据所述存储起止地址和所述数据帧占用的地址长度计算所述更新起止地址。


5.根据权利要求1所述的数据处理方法，其特征在于，所述按照读取起止地址读取所述存储器中的已存数据帧之前，还包括：

【专利技术属性】
技术研发人员：王贤坤，周玉龙，于锦辉，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：山东;37