【技术实现步骤摘要】
【国外来华专利技术】时间同步方法、装置、系统和可移动平台版权申明本专利文件披露的内容包含受版权保护的材料。该版权为版权所有人所有。版权所有人不反对任何人复制专利与商标局的官方记录和档案中所存在的该专利文件或者该专利披露。
本申请涉及数据处理领域，尤其涉及一种用于多个芯片之间的时间同步方法、装置、系统和可移动平台。
技术介绍
机器视觉的应用场景越来越广，为了确保工作稳定，控制精确，使用的传感器的种类以及数量越来越多，主要有相机(camera)、激光雷达、毫米波雷达以及惯性测量装置(InertialMeasurementUnit，IMU)等。根据不同的应用，有的系统会使用多个camera以及雷达以实现360度视野的监控，对应在算法上需要将多个传感器采样的数据进行数据融合，而在融合的过程中，各个传感器数据采样的时刻非常重要；此外，由于传感器组件很多，为了降低安装、维护的复杂度，同时不降低系统的稳定性，系统上通常都要求有线连接越少越好，因此基于上述两点，需要解决多芯片的时戳同步的问题。
技术实现思路
本申请提供了一种...
【技术保护点】
1.一种用于多个芯片之间的时间同步方法，其特征在于，所述多个芯片包括一个主芯片和至少一个辅芯片，所述主芯片通过单总线与所述至少一个辅芯片中每个辅芯片连接，所述方法包括：/n所述主芯片通过所述单总线，按照预设排列顺序分别与所述至少一个辅芯片进行通信；/n所述至少一个辅芯片根据与所述主芯片之间的通信中获取的信息，执行时间同步操作。/n
【技术特征摘要】
【国外来华专利技术】1.一种用于多个芯片之间的时间同步方法，其特征在于，所述多个芯片包括一个主芯片和至少一个辅芯片，所述主芯片通过单总线与所述至少一个辅芯片中每个辅芯片连接，所述方法包括：
所述主芯片通过所述单总线，按照预设排列顺序分别与所述至少一个辅芯片进行通信；
所述至少一个辅芯片根据与所述主芯片之间的通信中获取的信息，执行时间同步操作。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
所述主芯片确定与所述至少一个辅芯片进行通信的所述预设排列顺序；
所述主芯片通过所述单总线，向所述至少一个辅芯片发送所述预设排列顺序。
3.根据权利要求1或2所述的方法，其特征在于，所述预设排列顺序包括：所述至少一个辅芯片中的第一辅芯片位于第二辅芯片之前，
所述主芯片通过所述单总线，按照预设排列顺序分别与所述至少一个辅芯片进行通信，包括：
在第一时间段内，所述主芯片通过所述单总线，与所述第一辅芯片进行通信；
在第二时间段内，所述主芯片通过所述单总线，与所述第二辅芯片进行通信，其中，所述第一时间段位于所述第二时间段之前，且所述第一时间段与所述第二时间段不重叠。
4.根据权利要求3所述的方法，其特征在于，所述至少一个辅芯片根据与所述主芯片之间的通信中获取的信息，执行时间同步操作，包括：
在所述第一时间段内，所述第一辅芯片根据与所述主芯片之间的通信中获取的信息，确定与所述主芯片之间的时间差。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括：
所述第一辅芯片根据所述时间差，将时间调整为与所述主芯片时间同步。
6.根据权利要求4或5所述的方法，其特征在于，所述在第一时间段内，所述主芯片通过所述单总线，与所述第一辅芯片进行通信，包括：
在所述第一时间段内，所述主芯片通过所述单总线向所述第一辅芯片发送第一数据包，所述第一数据包的发送时刻为所述主芯片时间的第一时刻；
所述第一辅芯片接收所述第一数据包，所述第一数据包的接收时刻为所述第一辅芯片时间的第二时刻；
在所述第一时间段内，所述第一辅芯片通过所述单总线向所述主芯片发送第二数据包，所述第二数据包的发送时刻为所述第一辅芯片时间的第三时刻；
所述主芯片接收所述第二数据包，所述第二数据包的接收时刻为所述主芯片时间的第四时刻。
7.根据权利要求6所述的方法，其特征在于，所述第一辅芯片根据与所述主芯片之间的通信中获取的信息，确定与所述主芯片之间的时间差，包括：
所述第一辅芯片根据所述第一时刻、所述第二时刻、所述第三时刻和所述第四时刻，确定与所述主芯片之间的时间差。
8.根据权利要求6或7所述的方法，其特征在于，所述方法还包括：
所述主芯片在所述第一时间段内，通过所述单总线向所述第一辅芯片发送第三数据包和第四数据包，所述第三数据包包括所述第一时刻，所述第四数据包包括所述第三时刻。
9.根据权利要求6至8中任一项所述的方法，其特征在于，所述第一数据包的长度与所述第二数据包的长度相等。
10.根据权利要求6至9中任一项所述的方法，其特征在于，所述主芯片发送所述第一数据包的传输协议与所述第一辅芯片发送所述第二数据包的传输协议一致。
11.根据权利要求6至9中任一项所述的方法，其特征在于，所述主芯片与所述第一辅芯片之间传输所述第一数据和所述第二数据经过的传输路径相同。
12.根据权利要求3至11中任一项所述的方法，其特征在于，所述第一时间段的时长与所述第二时间段的时长相等。
13.根据权利要求3至12中任一项所述的方法，其特征在于，在所述预设排列顺序中，所述第一辅芯片与所述第二辅芯片相邻，
所述第一时间段的结束时刻与所述第二时间段的开始时刻之间的时间间隔大于零，在所述时间间隔内，所述主芯片不与所述至少一个辅芯片进行通信。
14.根据权利要求1至13中任一项所述的方法，其特征在于，所述主芯片通过所述单总线与中间器件连接，所述中间器件通过所述单总线与所述至少一个辅芯片中的任一辅芯片连接。
15.根据权利要求14所述的方法，其特征在于，所述中间器件为继电器。
16.根据权利要求1至15中任一项所述的方法，其特征在于，所述方法还包括：
将所述多个芯片中的第一芯片确定为所述主芯片。
17.根据权利要求16所述的方法，其特征在于，所述将所述多个芯片中的第一芯片确定为所述主芯片，包括：
若在所述多个芯片中与预设标识对应的芯片为所述第一芯片，将所述第一芯片确定为所述主芯片。
18.根据权利要求16所述的方法，其特征在于，所述将所述多个芯片中的第一芯片确定为所述主芯片，包括：
所述多个芯片接收目标设备发送的指示信息，所述指示信息指示所述多个芯片中的第一芯片为所述主芯片，所述目标设备与所述多个芯片连接；
根据所述指示信息，将所述多个芯片中的第一芯片确定为所述主芯片。
19.根据权利要求16至18中任一项所述的方法，其特征在于，在将所述多个芯片中的第一芯片确定为所述主芯片之后，所述方法还包括：
若所述第一芯片发生故障，将所述主芯片由所述第一芯片改为所述多个芯片中的第二芯片。
20.根据权利要求1至19中任一项所述的方法，其特征在于，所述多个芯片包括数字信号处理DSP芯片、雷达芯片或视觉芯片中的至少一个。
21.一种用于多个芯片之间的时间同步方法，其特征在于，所述多个芯片包括一个主芯片和至少一个辅芯片，所述主芯片通过单总线与所述至少一个辅芯片中每个辅芯片连接，所述方法包括：
所述主芯片通过所述单总线，按照预设排列顺序分别与所述至少一个辅芯片进行通信，以使得所述多个芯片的时间同步。
22.根据权利要求21所述的方法，其特征在于，所述方法还包括：
所述主芯片确定与所述至少一个辅芯片进行通信的所述预设排列顺序；
所述主芯片通过所述单总线，向所述至少一个辅芯片发送所述预设排列顺序。
23.根据权利要求22所述的方法，其特征在于，所述主芯片通过所述单总线，向所述至少一个辅芯片发送所述预设排列顺序，包括：
所述主芯片通过所述单总线，向所述每个辅芯片广播发送所述预设排列顺序。
24.根据权利要求21至23中任一项所述的方法，其特征在于，所述预设排列顺序包括：所述至少一个辅芯片中的第一辅芯片位于第二辅芯片之前，
所述主芯片通过所述单总线，按照预设排列顺序分别与所述至少一个辅芯片进行通信，包括：
在第一时间段内，所述主芯片通过所述单总线，与所述第一辅芯片进行通信；
在第二时间段内，所述主芯片通过所述单总线，与所述第二辅芯片进行通信，其中，所述第一时间段位于所述第二时间段之前，且所述第一时间段与所述第二时间段不重叠。
25.根据权利要求24所述的方法，其特征在于，所述在第一时间段内，所述主芯片通过所述单总线，与所述第一辅芯片进行通信，包括：
在所述第一时间段内，所述主芯片通过所述单总线向所述第一辅芯片发送第一数据包，所述第一数据包的发送时刻为所述主芯片时间的第一时刻，所述第一数据包的接收时刻为所述第一辅芯片时间的第二时刻；
在所述第一时间段内，所述主芯片通过所述单总线接收所述第一辅芯片发送的第二数据包，所述第二数据包的发送时刻为所述第一辅芯片时间的第三时刻，所述第二数据包的接收时刻为所述主芯片时间的第四时刻，所述第一时刻、所述第二时刻、所述第三时刻和所述第四时刻用于所述第一辅芯片确定与所述主芯片之间的时间差。
26.根据权利要求25所述的方法，其特征在于，所述方法还包括：
所述主芯片在所述第一时间段内，通过所述单总线向所述第一辅芯片发送第三数据包和第四数据包，所述第三数据包包括所述第一时刻，所述第四数据包包括所述第三时刻。
27.根据权利要求25或26所述的方法，其特征在于，所述第一数据包的长度与所述第二数据包的长度相等。
28.根据权利要求25至27中任一项所述的方法，其特征在于，所述主芯片发送所述第一数据包的传输协议与所述第一辅芯片发送所述第二数据包的传输协议一致。
29.根据权利要求25至28中任一项所述的方法，其特征在于，所述主芯片与所述第一辅芯片之间传输所述第一数据和所述第二数据经过的传输路径相同。
30.根据权利要求23至29中任一项所述的方法，其特征在于，所述第一时间段的时长与所述第二时间段的时长相等。
31.根据权利要求23至30中任一项所述的方法，其特征在于，在所述预设排列顺序中，所述第一辅芯片与所述第二辅芯片相邻，
所述第一时间段的结束时刻与所述第二时间段的开始时刻之间的时间间隔大于零，在所述时间间隔内，所述主芯片不与所述至少一个辅芯片进行时间同步。
32.根据权利要求21至31中任一项所述的方法，其特征在于，所述多个芯片包括数字信号处理DSP芯片、雷达芯片或视觉芯片中的至少一个。
33.根据权利要求21至32中任一项所述的方法，其特征在于，所述主芯片通过所述单总线与中间...
【专利技术属性】
技术研发人员：高明明，杨康，唐彦琴，
申请(专利权)人：深圳市大疆创新科技有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。