用于异步数据传送的电路制造技术

一种用于异步数据传送的电路包括具有异步从时钟的从装置，所述从装置用于将数据传送到具有主时钟的主装置。所述从时钟是非连续时钟信号。所述从装置包括时钟检测电路、寄存器组、暂时存储寄存器和数据通路选择器。所述从装置接收来自所述主装置的数据传送命令。所述时钟检测电路检测从时钟信号的存在并且生成同步信号。为了将所述数据传送到所述主装置，所述数据通路选择器基于所述同步信号选择所述暂时存储寄存器和所述寄存器组中的一个。所述从装置确保到所述主装置的无缝数据传送，而不管从时钟信号的存在与否。

【技术实现步骤摘要】
用于异步数据传送的电路
本专利技术一般涉及电子装置之间的数据通信，更具体地说，涉及将数据从具有间歇的、非连续时钟的从装置传送到主装置。
技术介绍
例如片上系统(SoC)和专用集成电路(ASIC)等的集成电路通常包括彼此异步的多个时钟域。例如，使用主从协议的系统包括使用异步时钟信号的主装置和使用从时钟信号的从装置。当彼此异步时，主时钟信号和从时钟信号在主装置和从装置之间的数据传送期间引起时钟域交叉(CDC)问题。此类CDC问题可能导致数据丢失或错误数据的传送。已经使用各种时钟同步技术来解决主时钟信号和从时钟信号之间的不兼容性以克服CDC问题。然而，当从装置使用非连续从时钟信号时，此类时钟同步技术可能无法克服CDC问题。此外，对于通信协议，如串行外围接口(SPI)和集成电路(I2C)，主装置在预定的数据传送周期中从从装置接收所请求的数据是关键的。因此，延长数据传送周期并且等待从时钟信号用作同步技术是不合适的。克服上述问题的一种解决方案包括使用先进先出(FIFO)缓冲器在主装置和从装置之间传送数据。然而，FIFO缓冲器增加了从装置的尺寸和复杂性。因此，具有不管从时钟信号的可用性如何都能够无缝地将所请求的数据传送到主装置的从装置将是有利的。
技术实现思路
根据本专利技术的一个方面，提供一种用于将数据从第一装置传送到第二装置的电路，所述第一装置基于第一非连续时钟信号进行操作，且所述第二装置基于与所述第一时钟信号异步的第二时钟信号进行操作，所述电路包括：时钟检测电路，其(i)从所述第二装置接收用于将数据从所述第一装置传送到所述第二装置的数据传送请求信号，以及(ii)生成同步信号，当所述第一时钟信号不存在时所述同步信号是无效的，并且当所述第一时钟信号存在并且所述数据传送请求信号有效时所述同步信号被断言；寄存器组，其存储所述数据；暂时存储寄存器，其连接到所述时钟检测电路以接收所述同步信号，并且连接到所述寄存器组以从其接收所述数据，其中，所述暂时存储寄存器在所述同步信号被断言时接收所述数据；以及数据通路选择器，其连接到所述寄存器组和所述暂时存储寄存器，其中，所述数据通路选择器基于所述同步信号从所述暂时存储寄存器和所述寄存器组中的一个输出所述数据。根据一个或多个实施例，还包括：命令解码器，其从所述第二装置接收数据传送命令和所述第二时钟信号，其中，所述命令解码器解码所述数据传送命令以生成数据请求信号、传送结束(EOT)信号和加载信号；以及复位触发器，其连接到所述命令解码器以接收所述EOT信号，其中，所述复位触发器还接收所述第一时钟信号，并且基于所述EOT信号和所述第一时钟信号生成第一复位信号以复位所述时钟检测电路。根据一个或多个实施例，所述时钟检测电路包括：触发器电路，其连接到所述命令解码器和所述复位触发器，用于分别接收数据请求信号和所述第一复位信号，其中，所述触发器电路还接收所述第一时钟信号并且使数据请求信号与所述第一时钟信号同步以生成同步请求信号；以及脉冲生成器，其连接到所述触发器电路和所述复位触发器，用于分别接收所述同步请求信号和所述第一复位信号，其中，所述脉冲生成器还接收所述第一时钟信号并且生成所述同步信号。根据一个或多个实施例，所述触发器电路包括：第一触发器，其连接到所述命令解码器和所述复位触发器，用于分别接收数据请求信号和所述第一复位信号，其中，所述第一触发器还接收所述第一时钟信号并且基于数据请求信号和所述第一时钟信号生成中间请求信号；以及第二触发器，其连接到所述第一触发器和所述复位触发器，用于分别接收所述中间请求信号和所述第一复位信号，其中，所述第二触发器还接收所述第一时钟信号并且基于所述中间请求信号和所述第一时钟信号生成所述同步请求信号。根据一个或多个实施例，，所述脉冲生成器包括：第一触发器，其连接到所述触发器电路和所述复位触发器，用于分别接收所述同步请求信号和所述第一复位信号，其中，所述第一触发器还接收所述第一时钟信号并且基于所述同步请求信号和所述第一时钟信号生成延迟请求信号；以及第一逻辑电路，其连接到所述触发器电路和所述第一触发器，用于分别接收所述同步请求信号和所述延迟请求信号，其中，所述第一逻辑电路基于所述同步请求信号和所述延迟请求信号生成所述同步信号。根据一个或多个实施例，所述数据通路选择器包括：第一触发器，其连接到所述命令解码器，用于接收数据请求信号，其中，所述第一触发器基于数据请求信号生成寄存器请求信号并且将其提供给所述寄存器组；第一逻辑电路，其连接到所述第一触发器和所述时钟检测电路，用于分别接收所述寄存器请求信号和所述同步信号，其中，所述第一逻辑电路基于所述寄存器请求信号和所述同步信号生成选择信号；以及多路复用器电路，其具有分别连接到所述寄存器组和所述暂时存储寄存器的第一和第二数据输入端，以及连接到所述第一逻辑电路的用于接收所述选择信号的选择端，其中，所述多路复用器电路基于所述选择信号输出存储在所述暂时存储寄存器和所述寄存器组中的一个的所述数据。根据一个或多个实施例，当所述同步信号和所述寄存器请求信号中的至少一个处于有效状态时，所述选择信号处于有效状态，并且其中，当所述同步信号处于无效状态并且所述寄存器请求信号处于无效状态时，所述选择信号处于所述无效状态。根据一个或多个实施例，当所述选择信号处于所述有效状态时，所述数据通路选择器选择所述寄存器组，且当所述选择信号处于所述无效状态时，所述数据通路选择器选择所述暂时存储寄存器。根据一个或多个实施例，所述数据通路选择器还包括：第二逻辑电路，其连接到所述时钟检测电路和所述复位触发器，用于分别接收所述同步信号和所述第一复位信号，其中，所述第二逻辑电路基于所述同步信号和所述第一复位信号生成用于复位所述第一触发器的第二复位信号。根据一个或多个实施例，还包括：响应生成器，其与所述第二装置通信，其中，所述响应生成器基于所述加载信号从所述多路复用器电路接收所述数据，并且将所述数据输出到所述第二装置。根据一个或多个实施例，所述第一装置是从装置并且所述第二装置是主装置。根据本专利技术的第二方面，提供一种片上系统(SoC)，包括：从装置，其将数据传送到主装置，其中，所述从装置和所述主装置分别基于彼此异步的从时钟信号和主时钟信号进行操作，其中，所述从时钟信号是非连续时钟信号，并且其中所述从装置包括：时钟检测电路，其接收用于将所述数据传送到所述主装置的数据请求信号并且生成同步信号，其中，当所述从时钟信号不存在时，所述同步信号保持在无效状态，且当所述从时钟信号存在并且所述数据请求信号处于有效状态时，所述同步信号被断言；寄存器组，其存储所述数据；暂时存储寄存器，其连接到所述时钟检测电路以接收所述同步信号，并且连接到所述寄存器组以从其接收所述数据，其中，所述暂时存储寄存器在所述同步信号被断言时接收所述数据；以及数据通路选择器，其具有分别连接到所述寄存器组和所述暂时存储寄存器的第一数据输入端和第二数据输入端，以及连接到所述时钟检测电路用于接收所述同步信号的控制端，其中，所述数据通路选择器基于所述同步信号在所述第本文档来自技高网...

【技术保护点】
1.一种用于将数据从第一装置传送到第二装置的电路，其特征在于，所述第一装置基于第一非连续时钟信号进行操作，且所述第二装置基于与所述第一时钟信号异步的第二时钟信号进行操作，所述电路包括：/n时钟检测电路，其(i)从所述第二装置接收用于将数据从所述第一装置传送到所述第二装置的数据传送请求信号，以及(ii)生成同步信号，当所述第一时钟信号不存在时所述同步信号是无效的，并且当所述第一时钟信号存在并且所述数据传送请求信号有效时所述同步信号被断言；/n寄存器组，其存储所述数据；/n暂时存储寄存器，其连接到所述时钟检测电路以接收所述同步信号，并且连接到所述寄存器组以从其接收所述数据，其中，所述暂时存储寄存器在所述同步信号被断言时接收所述数据；以及/n数据通路选择器，其连接到所述寄存器组和所述暂时存储寄存器，其中，所述数据通路选择器基于所述同步信号从所述暂时存储寄存器和所述寄存器组中的一个输出所述数据。/n

【技术特征摘要】
20190517 US 16/414,7931.一种用于将数据从第一装置传送到第二装置的电路，其特征在于，所述第一装置基于第一非连续时钟信号进行操作，且所述第二装置基于与所述第一时钟信号异步的第二时钟信号进行操作，所述电路包括：
时钟检测电路，其(i)从所述第二装置接收用于将数据从所述第一装置传送到所述第二装置的数据传送请求信号，以及(ii)生成同步信号，当所述第一时钟信号不存在时所述同步信号是无效的，并且当所述第一时钟信号存在并且所述数据传送请求信号有效时所述同步信号被断言；
寄存器组，其存储所述数据；
暂时存储寄存器，其连接到所述时钟检测电路以接收所述同步信号，并且连接到所述寄存器组以从其接收所述数据，其中，所述暂时存储寄存器在所述同步信号被断言时接收所述数据；以及
数据通路选择器，其连接到所述寄存器组和所述暂时存储寄存器，其中，所述数据通路选择器基于所述同步信号从所述暂时存储寄存器和所述寄存器组中的一个输出所述数据。


2.根据权利要求1所述的电路，其特征在于，还包括：
命令解码器，其从所述第二装置接收数据传送命令和所述第二时钟信号，其中，所述命令解码器解码所述数据传送命令以生成数据请求信号、传送结束(EOT)信号和加载信号；以及
复位触发器，其连接到所述命令解码器以接收所述EOT信号，其中，所述复位触发器还接收所述第一时钟信号，并且基于所述EOT信号和所述第一时钟信号生成第一复位信号以复位所述时钟检测电路。


3.根据权利要求2所述的电路，其特征在于，所述时钟检测电路包括：
触发器电路，其连接到所述命令解码器和所述复位触发器，用于分别接收数据请求信号和所述第一复位信号，其中，所述触发器电路还接收所述第一时钟信号并且使数据请求信号与所述第一时钟信号同步以生成同步请求信号；以及
脉冲生成器，其连接到所述触发器电路和所述复位触发器，用于分别接收所述同步请求信号和所述第一复位信号，其中，所述脉冲生成器还接收所述第一时钟信号并且生成所述同步信号。


4.根据权利要求3所述的电路，其特征在于，所述触发器电路包括：
第一触发器，其连接到所述命令解码器和所述复位触发器，用于分别接收数据请求信号和所述第一复位信号，其中，所述第一触发器还接收所述第一时钟信号并且基于数据请求信号和所述第一时钟信号生成中间请求信号；以及
第二触发器，其连接到所述第一触发器和所述复位触发器，用于分别接收所述中间请求信号和所述第一复位信号，其中，所述第二触发器还接收所述第一时钟信号并且基于所述中间请求信号和所述第一时钟信号生成所述同步请求信号。


5.根据权利要求3所述的电路，其特征在于，所述脉冲生成器包括：
第一触发器，其连接到所述触发器电路和所述复位触发器，用于分别接收所述同步请求信号和所述第一复位信号，其中，所述第一触发器还接收所述第一时钟信号并且基于所述同步请求信号和所述第一时钟信号生成延迟请求信号；以及
第一逻辑电路，其连接到所述触发器电路和所述第一触发器，用于分别接收所述同步请求信号和所述延迟请求信号，其中，所述第一逻辑电路基于所述同步请求信号和所述延迟请求信号生成所述同步信号。

...

【专利技术属性】
技术研发人员：迪皮卡·钱德拉，拉姆什·M·桑戈利，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：美国;US