多路LVDS数据处理装置及方法制造方法及图纸

本发明专利技术公开了一种多路LVDS数据处理装置及方法，通过将引入的外部同步时钟变为多路LVDS数据的可动态配置相位的采样时钟；根据采样时钟采集多路低电压差分信号LVDS数据，并对多路LVDS数据进行同步；将同步后的多路LVDS数据传输，对同步后的多路LVDS数据进行处理和缓冲，能够动态配置整个周期内的同步时钟相位来获取最佳相位值，有效规避了调整LVDS数据延迟的局限性，同时提高多路LVDS数据采集的稳定性，并且无视物理连线，数据传输顺序灵活可变；可根据需求动态增加接口通道；可以对多路LVDS数据进行同步采集、排序处理和高速传输，降低了数据处理时间，提高了数据处理效率。

Multi channel LVDS data processing device and method

【技术实现步骤摘要】
多路LVDS数据处理装置及方法
本专利技术涉及数据处理与传输
，尤其涉及一种多路LVDS数据处理装置及方法。
技术介绍
随着通信系统的发展，对数据传输在多通道和高速率当面的要求越来越高；高速的数据传输接口多采用现场可编程逻辑门阵列（FieldProgrammableGateArray，FPGA）的收发机Tranceiver来实现，而FPGA芯片一般价格比较昂贵，尤其是在需要多路具备Tranceiver的情况下；所以低电压差分信号（Low-VoltageDifferentialSignaling，LVDS）传输在应对多路高速传输的基础上，更具成本优势。LVDS，是一种低功耗、低误码率、低串扰和低辐射的差分信号技术，这种传输技术它能以高达数千Mbps的速度传送串行数据，LVDS技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，其传输介质可以是铜质的印刷线路板（PrintedCircuitBoard，PCB）连线，也可以是平衡电缆；LVDS技术在应用时，通常会利用源同步时钟来对齐LVDS数据，即在物理连接本文档来自技高网...

【技术保护点】
1.一种多路LVDS数据处理装置，其特征在于，所述多路LVDS数据处理装置包括：/n时钟处理模块，用于将引入的外部同步时钟变为多路LVDS数据的可动态配置相位的采样时钟；/nLVDS采集与同步模块，用于根据所述采样时钟采集多路低电压差分信号LVDS数据，并对多路LVDS数据进行同步；/n数据传输模块，用于将同步后的多路LVDS数据传输至数据处理和缓冲模块；/n所述数据处理和缓冲模块，用于对同步后的多路LVDS数据进行处理和缓冲。/n

【技术特征摘要】
1.一种多路LVDS数据处理装置，其特征在于，所述多路LVDS数据处理装置包括：
时钟处理模块，用于将引入的外部同步时钟变为多路LVDS数据的可动态配置相位的采样时钟；
LVDS采集与同步模块，用于根据所述采样时钟采集多路低电压差分信号LVDS数据，并对多路LVDS数据进行同步；
数据传输模块，用于将同步后的多路LVDS数据传输至数据处理和缓冲模块；
所述数据处理和缓冲模块，用于对同步后的多路LVDS数据进行处理和缓冲。


2.如权利要求1所述的多路LVDS数据处理装置，其特征在于，所述LVDS采集与同步模块包括：
插入PCIe光纤卡的PC端，用于动态配置调整多路低电压差分信号LVDS同步时钟的相位，获得LVDS数据的最佳采样点，并在所述最佳采集点采集多路LVDS的串行数据；
串并联模块，用于将多路低电压差分信号LVDS的串行数据转换为多路并行数据；
多路数据同步模块，用于通过异步FIFO存储器对所述多路并行数据进行同步。


3.如权利要求1所述的多路LVDS数据处理装置，其特征在于，所述数据传输模块包括：
总线开关，用于在接收PC端的光纤数据时，将所述光纤数据分为直接存储器存取数据和用户寄存器访问数据；
所述总线开关，还用于在发送数据至所述PC端时，对直接存储器存取数据和用户寄存器访问数据进行不同的封装。


4.如权利要求1所述的多路LVDS数据处理装置，其特征在于，所述数据处理和缓冲模块包括：
数据多路复用器，用于根据预设排序参数将同步后的多路并行数据进行排序，获得排序结果，并将所述排序结果传输至数据处理模块；
所述数据处理模块，用于接收所述排序结果，对所述排序结果进行数据位宽匹配，将匹配后的数据写入随机存储器DDR3；
双缓冲器，用于从DDR3中读取匹配后的数据并进行存储。


5.如权利要求4所述的多路LVDS数据处理装置，其特征在于，所述数据处理和缓冲模块还包括：
移动存储器，用于存储表征排序特点的排序数据，并在传输...

【专利技术属性】
技术研发人员：晏佳，白静，于静，吴悦立，姜辉，
申请(专利权)人：伟恩测试技术武汉有限公司，
类型：发明
国别省市：湖北;42