一种检查跨时钟域多位信号时序违反的方法及系统技术方案

本发明专利技术公开了一种检查跨时钟域多位信号时序违反的方法及系统，本发明专利技术包括：获取所有时序签核端角；在所有签核端角中遍历，每遍历一个当前签核端角则执行下述处理：计算每个时钟域命名特征时序单元的平均时钟插入延时；去掉不同时钟分组之间的异步约束，不检查时钟域内部时序；建立跨时钟域时钟分组，对多位控制和数据信号分别设置不同时序检查约束；对所有跨时钟域时钟分组进行控制和数据信号的建立和保持时间违例检查。输出跨时钟域信号时序检查结果。本发明专利技术用于在进行跨时钟域信号时序检查的过程中，既能保证跨时钟域信号传输功能正确，又不因为过约束的问题暴露出大量假的跨时钟域信号时序违反问题，避免修复时序违反插入的大量缓冲器。

【技术实现步骤摘要】
一种检查跨时钟域多位信号时序违反的方法及系统
本专利技术属于数字集成电路设计领域的跨时钟域信号时序分析和检查技术，具体涉及一种检查跨时钟域多位信号时序违反的方法及系统。
技术介绍
众所周知，SOC（systemonchip）芯片内存在诸多时钟域，不同频率或具有不确定相位关系的两个时钟域间的信号传输电路称之为跨时钟域电路。比如主时钟与生成时钟，异步时钟，I/O接口。由于跨时钟域传输信号的到达时间具有不确定性的特点，不能保证在目的时钟上升沿或者下降沿到来之前采样信号保持稳定，因此导致采样寄存器建立时间和保持时间的违反。这种不稳定性（即亚稳态）常常会造成电路意想不到的错误和干扰，致使系统无法正常工作。传统的跨时钟域电路时序检查方法针对不同工艺端角、不同电压和不同温度的组合统一约束固定百分比的源时钟周期值作为最大延时，零延时作为最小延时；利用静态时序分析工具计算跨时钟域信号的采样是否满足最大延时和最小延时约束。由于针对不同跨时钟域电路时序检查设置了固定百分比的源时钟周期值约束，必然导致某些跨时钟域信号检查过于严格，额外插入大量的缓冲器降低跨时钟域信号的传输延时。同时，由于静态时序分析检查跨时钟域信号路径最大延时和最小延时约束下建立时间和保持时间违例时会算入源时钟和目的时钟之间的时钟网络延时偏差，导致大量虚假违例路径出现。同时，因此传统的跨时钟域检查方法不但造成芯片面积的浪费，而且也导致芯片功耗的增加。在进行跨时钟域信号时间检查的过程中，如何既能保证跨时钟域信号传输功能正确，又不因为过约束的问题暴露出大量假的跨时钟域信号时序违反问题，避免修复时序违反插入的大量缓冲器是芯片物理设计师必须重视的工程问题。
技术实现思路
本专利技术要解决的技术问题：针对现有技术的上述问题，提供一种检查跨时钟域多位信号时序违反的方法及系统，用于在进行跨时钟域信号时间检查的过程中，既能保证跨时钟域信号传输功能正确，又不因为过约束的问题暴露出大量假的跨时钟域信号时序违反问题，避免修复时序违反插入的大量缓冲器。为了解决上述技术问题，本专利技术采用的技术方案为：一种检查跨时钟域多位信号时序违反的方法，包括下述步骤：1）获取所有时序签核端角；2）在所有签核端角中遍历，每遍历一个当前签核端角则执行下述处理：计算每个时钟域命名特征时序单元的平均时钟插入延时；去掉不同时间分组之间的异步约束，不检查时钟域内部时序；对跨时钟域时钟分组下的多位控制和数据信号设置不同时序检查约束；对所有跨时钟域时钟分组进行控制和数据信号的建立和保持时间违例检查；3）输出跨时钟域信号时序检查结果。可选地，步骤2）中计算每个时钟域命名特征时序单元的平均时钟插入延时的步骤包括：2.1A）针对当前签核端角获取所有真实时钟，每个真实时钟对应一个时钟域；2.2A）针对每一个时钟域：首先根据跨时钟域逻辑结构时序单元命名中的关键字特点抓出每个时钟域下对应命名特征时序单元的时钟输入端，计算得到每个时钟域下对应命名特征时序单元的时钟插入延迟；然后根据该时钟域下所有n个对应命名特征时序单元的时钟插入延迟求和得到总的时钟插入延迟；并将总的时钟插入延迟除以n得到该时钟域下的平均时钟插入延迟；2.3A）对每个真实时钟设置时钟源插入延迟，且设置的时钟源插入延迟值为该时钟域下负的平均时钟插入延迟。可选地，步骤2）中去掉不同时间分组之间的异步约束时还包括对每个时钟域内部时序路径设置falsepath。可选地，步骤2）中对跨时钟域时钟分组下的多位控制和数据信号设置不同时序检查约束的步骤包括：2.1B）针对当前签核端角，利用特征跨时钟域信号命名特点，得到跨时钟域信号的起始时钟和终点时钟，以起始时钟和终点时钟的组合建立跨时钟域时钟分组；2.2B）对每个时钟分组下多位控制信号设置一拍源时钟周期值作为最大延时检查约束，零延时作为最小延时检查约束；对每个时钟分组下多位数据信号设置两拍目的时钟周期值作为最大延时检查约束，零延时作为最小延时检查约束。可选地，步骤2）中对所有跨时钟域时钟分组进行控制和数据信号的建立和保持时间违例检查的步骤包括：2.1C）针对当前签核端角获取所有跨时钟域时钟分组；2.2C）从所有跨时钟域时钟分组中遍历选择一个当前跨时钟域时钟分组，针对当前跨时钟域时钟分组，考虑工艺片上偏差、时钟的抖动计算多位控制信号和多位数据信号的建立时间裕量和保持时间裕量，计算当前跨时钟域时钟分组下多位控制信号和数据信号的建立时间裕量与保持时间裕量之和；2.3C）判断建立时间裕量与保持时间裕量之和大于等于0是否成立，若成立则判定当前跨时钟域时钟分组时序检查通过；否则判定当前跨时钟域时钟分组时序检查不通过，报出该时钟分组下具体违反路径；2.4C）判断是否所有跨时钟域时钟分组遍历完毕，若尚未遍历完毕则跳转执行步骤2.2C）；否则，跳转执行步骤3）。可选地，步骤2.2C）中考虑工艺片上偏差、时钟的抖动计算多位控制信号和多位数据信号的建立时间裕量和保持时间裕量的步骤包括：计算源时钟的源端到达起始寄存器时钟输入端的时间作为发送时钟插入延时；计算起始寄存器到达时钟输入端到终点寄存器数据输入端的时间作为数据路径延时；计算目的时钟的源端到达终点寄存器时钟输入端的时间作为俘获时钟插入延时；计算多位信号最大延时约束值加上俘获时钟插入延时，减去时钟抖动值、终点寄存器建立时间、发送时钟插入延时和数据路径延时得到建立时间裕量；计算发送时钟插入延时加上数据路径延时，减去多位信号最小延时约束值、时钟抖动值、终点寄存器保持时间、俘获时钟插入延时得到保持时间裕量。此外，本专利技术还提供一种检查跨时钟域多位信号时序违反的系统，包括：端角获取程序单元，用于获取所有时序签核端角；端角遍历程序单元，用于在所有签核端角中遍历，每遍历一个当前签核端角则执行下述处理：计算每个时钟域命名特征时序单元的平均时钟插入延时；去掉不同时间分组之间的异步约束，不检查时钟域内部时序；对跨时钟域时钟分组下的多位控制和数据信号设置不同时序检查约束；对所有跨时钟域时钟分组进行控制和数据信号的建立和保持时间违例检查；结果输出程序单元，用于输出跨时钟域信号时序检查结果。此外，本专利技术还提供一种检查跨时钟域多位信号时序违反的系统，包括计算机设备，该计算机设备被编程或配置以执行所述检查跨时钟域多位信号时序违反的方法的步骤。此外，本专利技术还提供一种检查跨时钟域多位信号时序违反的系统，包括计算机设备，该计算机设备的存储器中存储有被编程或配置以执行所述检查跨时钟域多位信号时序违反的方法的计算机程序。此外，本专利技术还提供一种计算机可读存储介质，该计算机可读存储介质中存储有被编程或配置以执行所述检查跨时钟域多位信号时序违反的方法的计算机程序。和现有技术相比，本专利技术具有下述优点：本专利技术对每个跨时钟域时钟分组分别设置一拍源时钟周期值和两拍目的时钟周期值作为多位控制信号和数据信号的最大延时检查约束，零延时作为最小延时检查约束。针对CMOS逻辑电本文档来自技高网...

【技术保护点】
1.一种检查跨时钟域多位信号时序违反的方法，其特征在于，包括下述步骤：/n1）获取所有时序签核端角；/n2）在所有签核端角中遍历，每遍历一个当前签核端角则执行下述处理： 计算每个时钟域命名特征时序单元的平均时钟插入延时；去掉不同时间分组之间的异步约束，不检查时钟域内部时序；对跨时钟域时钟分组下的多位控制和数据信号设置不同时序检查约束；对所有跨时钟域时钟分组进行控制和数据信号的建立和保持时间违例检查；/n3）输出跨时钟域信号时序检查结果。/n

【技术特征摘要】
1.一种检查跨时钟域多位信号时序违反的方法，其特征在于，包括下述步骤：
1）获取所有时序签核端角；
2）在所有签核端角中遍历，每遍历一个当前签核端角则执行下述处理：计算每个时钟域命名特征时序单元的平均时钟插入延时；去掉不同时间分组之间的异步约束，不检查时钟域内部时序；对跨时钟域时钟分组下的多位控制和数据信号设置不同时序检查约束；对所有跨时钟域时钟分组进行控制和数据信号的建立和保持时间违例检查；
3）输出跨时钟域信号时序检查结果。


2.根据权利要求1所述的检查跨时钟域多位信号时序违反的方法，其特征在于，步骤2）中计算每个时钟域命名特征时序单元的平均时钟插入延时的步骤包括：
2.1A）针对当前签核端角获取所有真实时钟，每个真实时钟对应一个时钟域；
2.2A）针对每一个时钟域：首先根据跨时钟域逻辑结构时序单元命名中的关键字特点抓出每个时钟域下对应命名特征时序单元的时钟输入端，计算得到每个时钟域下对应命名特征时序单元的时钟插入延迟；然后根据该时钟域下所有n个对应命名特征时序单元的时钟插入延迟求和得到总的时钟插入延迟；并将总的时钟插入延迟除以n得到该时钟域下的平均时钟插入延迟；
2.3A）对每个真实时钟设置时钟源插入延迟，且设置的时钟源插入延迟值为该时钟域下负的平均时钟插入延迟。


3.根据权利要求1所述的检查跨时钟域多位信号时序违反的方法，其特征在于，步骤2）中去掉不同时间分组之间的异步约束时还包括对每个时钟域内部时序路径设置falsepath。


4.根据权利要求1所述的检查跨时钟域多位信号时序违反的方法，其特征在于，步骤2）中对跨时钟域时钟分组下的多位控制和数据信号设置不同时序检查约束的步骤包括：
2.1B）针对当前签核端角，利用特征跨时钟域信号命名特点，得到跨时钟域信号的起始时钟和终点时钟，以起始时钟和终点时钟的组合建立跨时钟域时钟分组；
2.2B）对每个时钟分组下多位控制信号设置一拍源时钟周期值作为最大延时检查约束，零延时作为最小延时检查约束；对每个时钟分组下多位数据信号设置两拍目的时钟周期值作为最大延时检查约束，零延时作为最小延时检查约束。


5.根据权利要求1所述的检查跨时钟域多位信号时序违反的方法，其特征在于，步骤2）中对所有跨时钟域时钟分组进行控制和数据信号的建立和保持时间违例检查的步骤包括：
2.1C）针对当前签核端角获取所有跨时钟域时钟分组；
2.2C）从所有跨时钟域时钟分组中遍历选择一个当前跨时钟域时钟分组，针对当前跨时钟域时钟分组，考虑工艺片上偏差、时钟的抖动计...

【专利技术属性】
技术研发人员：彭书涛，邓宇，栾晓琨，边少鲜，蒋剑锋，贾勤，唐涛，黄薇，李天丽，曹灿，邹和风，邹京，
申请(专利权)人：天津飞腾信息技术有限公司，
类型：发明
国别省市：天津;12