具有多个时钟域的设备制造技术

公开了具有多个时钟域的设备。在一实施例中，一种设备包括：第一电路，该第一电路被配置为将包括被恒定值连续地分隔开的数字的信号发送到至少一个第二电路，每个第二电路处于与第一电路的时钟域不同的时钟域中；以及至少一个第三电路，被配置为确定由第二电路接收的信号的连续数字是否被恒定值分隔开，其中，信号被发送到在与第一电路的时钟域不同的每一个时钟域中的相应的第三电路。

【技术实现步骤摘要】
具有多个时钟域的设备相关申请的交叉引用本申请要求于2019年5月28日提交的法国专利申请第1905660号的优先权，该申请通过引用结合于此。
本公开总体上涉及电子设备，并且更具体地涉及包括多个电路的设备，该多个电路具有不同的时钟域并且接收包括来自共同起源(计数器)的、被相同值两两分隔开的连续数字的信号。
技术介绍
电子设备通常包括工作在不同时钟域中(即具有不同频率的时钟信号)的电路。已知某些电路接收包括被相同值两两分隔开的连续数字的信号。例如，每个电路可以接收时间戳信号，即，使得能够将日期和小时与事件、信息或计算机数据相关联的信号。
技术实现思路
各种实施例克服了具有多个时钟域的已知设备的全部或部分缺点。实施例提供了一种包括第一电路的设备，该第一电路被配置为向至少一个第二电路发送信号，该信号包括被恒定值连续地分隔开的数字，每个第二电路所处的时钟域不同于第一电路的时钟域，在与第一电路的时钟域不同的每一个时钟域中，该信号被发送到第三电路，该第三电路被配置为确定由第二电路接收的信号的连续数字是否被该恒定值分隔开。根据实施例，每个数字是二进制数。根据实施例，每个数字包括64位。根据实施例，第一电路和第三电路通过第四电路耦接，该第四电路被配置为使信号从第一电路的时钟域传输到第二电路的时钟域。根据实施例，该设备包括在不同时钟域中的至少两个第二电路。根据实施例，第一电路是时间戳电路。根据实施例，该恒定值等于1。根据实施例，每个第三电路包括配置为将输入信号的数字与对应于延迟的输入信号的信号的数字进行比较的比较电路。根据实施例，每个第三电路包括耦接在第三电路的输入端和比较电路的输入端之间的延迟电路。另一实施例提供了一种验证先前设备的方法，包括：将至少一个预定数字从第一电路传送到第三电路，将第三电路接收到的数字与预定数字进行比较。根据实施例，至少两个预定数字被传送，选择两个预定数字使得形成一个数字的每个位在至少一个预定数字中等于0，并且在至少另一个预定数字中等于1。根据实施例，电路被配置为验证信号的值在预定时间窗内变化。将在下面结合附图对特定实施例的非限制性描述中详细讨论前述和其他的特征和优点。附图说明图1示意性地示出了包括多个电路的设备，该多个电路的时钟具有不同的频率；图2示意性地示出了图1的设备的一部分(接收包括来自共同起源(计数器)的、被相同值两两分隔开的连续数字的信号)；图3示意性地示出了图1的设备的另一部分；并且图4示出了图1的设备的操作示例。具体实施方式在不同的附图中，相同的元件用相同的附图标记表示。特别地，不同实施例共有的结构和/或功能元件可以用相同的附图标记指定并且可以具有相同的结构、尺寸和材料特性。为清楚起见，仅示出和详细描述了对于理解所描述的实施例有用的那些步骤和元件。贯穿本公开，术语“连接”用于指定电路元件之间的除了导体之外没有任何中间元件的直接电连接，而术语“耦接”用于指定电路元件之间的可以是直接的、也可以是通过一个或多个中间元件进行的电连接。在以下描述中，当引用诸如术语“前”、“后”、“顶部”、“底部”、“左”、“右”等的限定绝对位置的术语，或诸如术语“上面”、“下面”、“上部”、“下部”等的限定相对位置的术语，或诸如术语“水平”、“垂直”等的限定方向的术语时，其指附图的朝向。术语“大约”、“基本上”和“约”在本文中用于表示所讨论的值的正负10％、优选正负5％的公差。时钟域是指一个或多个接收相同的时钟信号并与其同步地工作的电路。图1以框图的形式示意性地示出了设备100，该设备100包括多个电路，该多个电路具有不同的时钟域(即，具有不同频率的时钟)并且接收包括来自共同起源(计数器)的、被相同值两两分隔开的连续数字的信号。设备100包括传递信号H的发生器电路102。信号H是包括由相同的恒定值C两两分隔开的连续数字的信号。恒定值C例如是值1。因此，信号H例如包括按以下顺序的以下值：12345678910等。该信号然后可以是时间戳信号。信号H例如是二进制信号，该信号包括64位以上的十六进制编码的数字。作为变型，恒定值C可以是任何其他值，例如值10，并且信号例如可以包括以下数字：212223242等，或者值5，并且信号可以例如包括以下数字：5101520等。电路102接收具有频率f的时钟信号CLK。发生器电路102例如包括在时钟信号CLK的每个上升沿处使信号H以恒定值C递增的计数器。时钟信号CLK也可能被提供给未示出的时钟监视单元(CMU)。该单元使能够验证时钟的频率在期望的值的范围内，例如，以频率f为中心的范围。电路102接收包括初始数字INIT的信号。数字INIT对应于电路102从其递增信号H的值的数字。在时间戳信号的情况下，初始数字INIT例如为0。设备100还包括至少一个电路104，其位于与电路102的时钟域不同的时钟域中，即，电路104的时钟信号的频率与信号CLK的频率不同。图1示出了三个电路104a、104b和104c，它们分别接收具有相应频率f1、f2和f3的时钟信号CLK1、CLK2和CLK3。在该示例中，频率f1、f2和f3彼此全都不同并且与频率f不同。优选地，频率f1、f2和f3高于频率f。尽管图1仅示出了三个电路104，并且因此示出了三个频率f1、f2和f3，但是更一般地，设备100包括至少一个电路104，优选地包括至少两个电路104，例如在1个至10个电路104之间。电路104例如是包括中央处理单元(CPU)的电路或包括至少一个外围设备的电路。某些电路104可以在相同的时钟域中。优选地，至少两个电路104处于不同的时钟域中，也就是说，它们以具有不同频率的时钟信号进行操作。设备100还包括电路106。电路106的输入端耦接到传递信号H的电路102的输出端。电路106被配置为使信号从电路102的时钟域传递到电路104的时钟域。电路106被配置为输出与信号H相对应的信号，这些信号中的每一个都在具有与电路102的频率f不同的频率的时钟信号处同步。因此，图1所示的信号H1、H2和H3包括相同的顺序、但是不同频率的信号H的数字。更具体地，电路106被配置为以电路104a、104b和104c的频率f1、f2和f3提供同步信号H1、H2和H3。结合图2更详细地描述电路106的示例。在电路106中或在设备100的电路之间传输信号的数据总线之一上产生信号时，在电路102中的信号H上或信号H1、H2和H3之一上可能出现错误。这些错误例如对应于信号的数字的一位的值的变化。这些错误例如是由电路本身引起的，例如，一位被锁定在一个值，或者是由于自发的修改引起的，例如由辐射引起。每个电路104通过输入端耦接到电路106的输出端。更具体地，电路104a耦接到电路106的传递本文档来自技高网...

【技术保护点】
1.一种设备，包括：/n第一电路，被配置为向至少一个第二电路发送包括由恒定值连续地分隔开的数字的信号，每个所述第二电路处于与所述第一电路的时钟域不同的时钟域中；以及/n至少一个第三电路，被配置为确定由所述第二电路接收的信号的连续数字是否被所述恒定值分隔开，/n其中所述信号被发送到在与所述第一电路的时钟域不同的每一个时钟域中的相应的第三电路。/n

【技术特征摘要】
20190528 FR 19056601.一种设备，包括：
第一电路，被配置为向至少一个第二电路发送包括由恒定值连续地分隔开的数字的信号，每个所述第二电路处于与所述第一电路的时钟域不同的时钟域中；以及
至少一个第三电路，被配置为确定由所述第二电路接收的信号的连续数字是否被所述恒定值分隔开，
其中所述信号被发送到在与所述第一电路的时钟域不同的每一个时钟域中的相应的第三电路。


2.根据权利要求1所述的设备，其中每个数字是二进制数。


3.根据权利要求2所述的设备，其中每个数字包括64位。


4.根据权利要求1所述的设备，其中所述第一电路和所述第三电路通过第四电路被耦接，所述第四电路被配置为将所述信号从所述第一电路的时钟域传输到所述第二电路的时钟域。


5.根据权利要求1所述的设备，其中所述至少一个第二电路包括在不同的时钟域中的至少两个第二电路。


6.根据权利要求1所述的设备，其中所述第一电路是时间戳电路。


7.根据权利要求1所述的设备，其中所述恒定值等于1。


8.根据权利要求1所述的设备，其中每个所述第三电路包括比较电路，所述比较电路被配置为将输入信号的数字与对应于延迟的输入信号的信号的数字进行比较。


9.根据权利要求8所述的设备，其中每个所述第三电路包括被耦接在所述第三电路的输入端与所述比较电路的输入端之间的延迟电路。


10.一种用于验证权利要求1所述的设...

【专利技术属性】
技术研发人员：S·马丁，D·达泰，
申请(专利权)人：意法半导体格勒诺布尔二公司，
类型：发明
国别省市：法国;FR