【技术实现步骤摘要】
【国外来华专利技术】集成电路装置及制造该集成电路装置的方法
本专利技术的一个方面涉及一种集成电路装置，该集成电路装置包括半导体衬底和与该半导体衬底接触的电绝缘层。该集成电路装置可以包括适于以相对较高的频率(例如，高于100MHz的频率)操作的电路。本专利技术的另一方面涉及一种制造集成电路装置的方法。
技术介绍
由Lederer等人发表在ECSTrans.2008,第16卷、第8期、第165-174页的、题目为“FabricationandCharacterizationofHighResistivitySOIWafersforRFApplications”的文章提供了与氧化的高电阻率硅晶圆(例如绝缘体上的高电阻率硅)中的寄生表面传导相关联的问题的概述。在这种晶圆中，寄生表面传导与衬底表面处存在自由载流子有关。当用诸如多晶硅的材料的陷阱富集(trap-rich)层钝化该衬底表面时，这些问题中的大多数得到了抑制。在绝缘体晶圆上制造衬底钝化的高电阻率硅的技术包括在525℃下通过低压化学气相沉积(LPCVD)在高电阻率硅衬底上沉积300nm的硅...
【技术保护点】
1.一种集成电路装置(100)，包括：/n半导体衬底(101)，具有至少为100Ω.cm的电阻率；/n电绝缘层(102)，与所述半导体衬底接触，所述电绝缘层易于在所述半导体衬底中诱导与所述电绝缘层相接的寄生表面传导层；以及/n电路(103)，位于所述电绝缘层之上，/n其中，所述集成电路装置包括耗尽诱导结(108、109)，所述耗尽诱导结(108、109)的至少一部分包含在所述半导体衬底中，所述耗尽诱导结适于在所述半导体衬底中自主地诱导耗尽区(301)，所述耗尽区(301)与所述电绝缘层的位于所述电路的两个部分(104、105)之间的部分相接。/n
【技术特征摘要】
【国外来华专利技术】20180502 EP 18170439.61.一种集成电路装置(100)，包括：
半导体衬底(101)，具有至少为100Ω.cm的电阻率；
电绝缘层(102)，与所述半导体衬底接触，所述电绝缘层易于在所述半导体衬底中诱导与所述电绝缘层相接的寄生表面传导层；以及
电路(103)，位于所述电绝缘层之上，
其中，所述集成电路装置包括耗尽诱导结(108、109)，所述耗尽诱导结(108、109)的至少一部分包含在所述半导体衬底中，所述耗尽诱导结适于在所述半导体衬底中自主地诱导耗尽区(301)，所述耗尽区(301)与所述电绝缘层的位于所述电路的两个部分(104、105)之间的部分相接。
2.根据权利要求1所述的集成电路装置，其中，所述耗尽诱导结(108、109)包括位于所述半导体衬底(101)中靠近所述电绝缘层(102)的一个掺杂区(108)，所述掺杂区的极性与相邻区域中的自由电荷载流子的极性相反，在所述相邻区域处，所述半导体衬底的主体部分与所述电绝缘层相接。
3.根据权利要求2所述的集成电路装置，其中，所述耗尽诱导结(108、109)包括位于所述半导体衬底(101)中靠近所述电绝缘层(102)的另一掺杂区(109)，所述一个掺杂区与所述另一掺杂区彼此相接，且极性相反。
4.根据权利要求1所述的集成电路装置，其中，所述耗尽诱导结包括电导体(1204)，所述电导体(1204)横穿所述电绝缘层(1202)，并与所述半导体衬底(1201)相接，从而形成肖特基接触。
5.根据权利要求1-4中任一项所述的集成电路装置，所述集成电路装置包括一组电接触(701)，通过所述电接触(701)，偏置电压能够被施加到所述耗尽诱导结(108、109)。
6.根据权利要求1-5中任一项所述的集成电路装置，其中，所述耗尽诱导结(108、109)以环路方式被设置在所述电路的所述两个部分中的至少一者周围。
<...
【专利技术属性】
技术研发人员：JP·拉斯金，M·瑞克，
申请(专利权)人：法语天主教鲁汶大学，
类型：发明
国别省市：比利时;BE
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。