本发明专利技术公开了一种半导体器件的终端结构和绝缘栅双极型晶体管。所述半导体器件的终端结构包括:主结、场限环和截止环;所述场限环位于所述主结与所述截止环之间;漂移层,所述主结、所述场限环和所述截止环共用所述漂移层;其中,所述主结包括位于所述漂移层顶部的第一扩散区和第二扩散区,所述第一扩散区位于所述第二扩散区远离所述场限环的一端,且所述第一扩散区的深度小于所述第二扩散区的深度;所述主结还包括至少一个第一沟槽,所述第一沟槽位于所述第一扩散区内;所述第一沟槽用于驱使所述主结内的部分电流路径为纵向流动。本发明专利技术可以在提高器件击穿电压的同时保证器件终端结构的可靠性。
【技术实现步骤摘要】
半导体器件的终端结构和绝缘栅双极型晶体管
本专利技术实施例涉及半导体器件
,尤其涉及一种半导体器件的终端结构和绝缘栅双极型晶体管。
技术介绍
在半导体器件中,理想的器件击穿电压是指PN结为平行平面结的情况。但是半导体器件因受器件结构、材料和生产工艺的影响,实际形成的PN结的结面并不是真正的平面,在扩散区的边缘处冶金结面近似于圆柱面或球面。结面曲率效应致使器件表面电场大于体内电场,器件耐压由表面击穿决定,会导致击穿电压下降。此外,如果器件切割时穿过PN结,因晶格损伤引起的较大漏电流会严重影响器件的击穿电压和稳定性。因此,需要在边缘处引入合适的终端结构,即:在主结处附近引入电荷,产生附加电场来调节主结处的电场强度,降低主结附近的曲率效应和电场峰值,扩宽耗尽层宽度,优化电场分布,提高击穿电压。目前常用的终端技术主要包括场板、场限环、结终端扩展、横向变掺杂、磨角和沟槽等技术。但是,现有的终端结构均存在增加反向漏电流和结电容、对界面电荷敏感、提升耐压幅度有限或容易提前发生击穿等问题中的一种或几种。因此,现有的半导体器件的终端结构无法在提高器件击穿电压的同时保证器件终端结构的可靠性。
技术实现思路
本专利技术实施例提供了一种半导体器件的终端结构和绝缘栅双极型晶体管,以在提高器件击穿电压的同时保证器件终端结构的可靠性。第一方面,本专利技术实施例提供了一种半导体器件的终端结构,所述半导体器件的终端结构包括:主结、场限环和截止环;所述场限环位于所述主结与所述截止环之间;漂移层,所述主结、所述场限环和所述截止环共用所述漂移层;其中,所述主结包括位于所述漂移层顶部的第一扩散区和第二扩散区,所述第一扩散区位于所述第二扩散区远离所述场限环的一端,且所述第一扩散区的深度小于所述第二扩散区的深度;所述主结还包括至少一个第一沟槽,所述第一沟槽位于所述第一扩散区内;所述第一沟槽用于驱使所述主结内的部分电流路径为纵向流动。可选地,所述第一扩散区中对应设置有所述第一沟槽的深度为第一深度,所述第一扩散区中未对应设置有所述第一沟槽的深度为第二深度;所述第一深度大于所述第二深度,且所述第一沟槽的深度介于所述第一深度和所述第二深度之间。可选地,所述第一沟槽内填充半导体材料,并设置为浮空状态。可选地,所述主结还包括:至少一个第二沟槽;所述第二沟槽位于所述第二扩散区,且所述第二沟槽的深度介于所述第一沟槽的深度和所述第二沟槽的深度之间。可选地,所述第二沟槽内填充半导体材料,并与正面电极连接。可选地,所述场限环包括位于所述漂移层顶部的至少一个第三扩散区,以及与每个所述第三扩散区对应设置的第三沟槽;其中,所述第三沟槽位于所述第三扩散区靠近所述第二扩散区的一端侧,并与所述第三扩散区相接;所述第三沟槽内填充介质材料,并设置为浮空状态。可选地,沿所述主结指向所述场限环的方向,相邻所述第三扩散区之间的距离依次增大。可选地,所述半导体器件的终端结构还包括:场氧层,位于所述漂移层的顶部;所述场氧层对应所述第二扩散区的位置设置有第一通孔,所述场氧层对应所述第三扩散区的位置设置有第二通孔;金属-多晶硅复合场板层,位于所述场氧层远离所述漂移层的一侧;所述金属-多晶硅复合场板层包括主结处场板和场限环处场板,所述主结处场板通过所述第一通孔与所述第二扩散区连接,所述场限环处场板通过所述第二通孔与所述第三扩散区连接。可选地,所述截止环包括位于所述漂移层顶部的第四扩散区;所述场氧层的边缘露出所述第四扩散区;所述金属-多晶硅复合场板层还包括截止环处场板,所述截止环处场板与所述第四扩散区连接。第二方面,本专利技术实施例提供了一种绝缘栅双极型晶体管,所述绝缘栅双极型晶体管包括本专利技术任意实施例所提供的半导体器件的终端结构。本专利技术实施例提供的半导体器件的终端结构,通过在主结中第一扩散区内设置至少一个第一沟槽,使得电流在主结中流动的过程中,在流动至第一沟槽处时,由于第一沟槽的阻挡作用,一部分电流路径改为纵向流动,使电流在主结中不断衰减,抑制电流丝的形成,防止半导体器件因热击穿而损坏。且第一沟槽的存在可以改变碰撞电离路径,提高主结电势,以提高半导体器件的击穿电压。因此,与现有技术相比,本专利技术实施例可以在提高器件击穿电压的同时保证器件终端结构的可靠性。附图说明图1是本专利技术实施例提供的一种半导体器件的终端结构示意图;图2是图1中区域A的放大结构示意图;图3是本专利技术实施例提供的另一种半导体器件的终端结构示意图;图4是图3中区域B的放大结构示意图;图5是本专利技术实施例提供的又一种半导体器件的终端结构示意图;图6是本专利技术实施例提供的一种图3和图5中的半导体器件的终端结构的碰撞电离率分布对比示意图;图7是本专利技术实施例提供的一种图3和图5中的半导体器件的终端结构击穿时的表面电势分布对比示意图;图8是本专利技术实施例提供的一种图3和图5中的半导体器件的终端结构击穿时的表面电场分布对比示意图;图9是本专利技术实施例提供的一种图3和图5中的半导体器件的终端结构击穿时的表面电流密度分布对比示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本专利技术,而非对本专利技术的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本专利技术相关的部分而非全部结构。本专利技术实施例提供了一种半导体器件的终端结构。图1是本专利技术实施例提供的一种半导体器件的终端结构示意图,如图1所示,该半导体器件的终端结构包括:漂移层110、主结120、场限环130和截止环140。其中,场限环130位于主结120与截止环140之间;主结120、场限环130和截止环140共用漂移层110。主结120包括位于漂移层110顶部的第一扩散区121和第二扩散区122,第一扩散区121位于第二扩散区122远离场限环130的一端,且第一扩散区121的深度d1小于第二扩散区122的深度d2。主结120还包括至少一个第一沟槽123(图1中以包含有两个第一沟槽123为例),第一沟槽123位于第一扩散区121内;第一沟槽123用于驱使主结120内的部分电流路径为纵向流动。可选地,漂移层110可以是由N型半导体衬底构成的N-区。主结120可以是形成于漂移层110顶部的P阱区。主结120包括第一扩散区121和第二扩散区122,第一扩散区121可以是通过Pbody注入形成的P型区,在第一扩散区121上方可以包括通过接触孔与第一扩散区121接触的发射电极150;第二扩散区122可以是通过P阱环结注入形成的P型区,在第二扩散区122上方可以包括通过接触孔与第二扩散区122接触的正面电极(此处未画出)。截止环140可以作为半导体器件边缘的等电位环。当半导体器件关断时,尤其对于广泛应用的电感负载的情况,由于电感电流不能突变,所有流过半导体器件的电流必须由载流子电流提供,此时有大本文档来自技高网...
【技术保护点】
1.一种半导体器件的终端结构,其特征在于,包括:/n主结、场限环和截止环;所述场限环位于所述主结与所述截止环之间;/n漂移层,所述主结、所述场限环和所述截止环共用所述漂移层;/n其中,所述主结包括位于所述漂移层顶部的第一扩散区和第二扩散区,所述第一扩散区位于所述第二扩散区远离所述场限环的一端,且所述第一扩散区的深度小于所述第二扩散区的深度;/n所述主结还包括至少一个第一沟槽,所述第一沟槽位于所述第一扩散区内;所述第一沟槽用于驱使所述主结内的部分电流路径为纵向流动。/n
【技术特征摘要】
1.一种半导体器件的终端结构,其特征在于,包括:
主结、场限环和截止环;所述场限环位于所述主结与所述截止环之间;
漂移层,所述主结、所述场限环和所述截止环共用所述漂移层;
其中,所述主结包括位于所述漂移层顶部的第一扩散区和第二扩散区,所述第一扩散区位于所述第二扩散区远离所述场限环的一端,且所述第一扩散区的深度小于所述第二扩散区的深度;
所述主结还包括至少一个第一沟槽,所述第一沟槽位于所述第一扩散区内;所述第一沟槽用于驱使所述主结内的部分电流路径为纵向流动。
2.根据权利要求1所述的半导体器件的终端结构,其特征在于,所述第一扩散区中对应设置有所述第一沟槽的深度为第一深度,所述第一扩散区中未对应设置有所述第一沟槽的深度为第二深度;所述第一深度大于所述第二深度,且所述第一沟槽的深度介于所述第一深度和所述第二深度之间。
3.根据权利要求1所述的半导体器件的终端结构,其特征在于,所述第一沟槽内填充半导体材料,并设置为浮空状态。
4.根据权利要求1所述的半导体器件的终端结构,其特征在于,所述主结还包括:至少一个第二沟槽;所述第二沟槽位于所述第二扩散区,且所述第二沟槽的深度介于所述第一沟槽的深度和所述第二沟槽的深度之间。
5.根据权利要求4所述的半导体器件的终端结构,其特征在于,所述第二沟槽内填充半导体材料,并与正面电极连接。
6.根据...
【专利技术属性】
技术研发人员:潘晓伟,张杰,胡舜涛,李豪,
申请(专利权)人:上海陆芯电子科技有限公司,
类型:发明
国别省市:上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。