一种晶闸管芯片、晶闸管及其制作方法技术

本发明专利技术公开了一种晶闸管芯片及制作方法，其中所述芯片包括，位于阳极P型层之上的N型基区及P型基区；位于所述P型基区上表面内的阴极N型区；位于所述阴极发射N型区之上的阴极金属；位于所述P型基区表面之上放大门极金属及中心门极金属；位于门极阴极金属之间指定厚度的介质薄膜层；及所述阳极P型层之下的阳极金属。本发明专利技术无需对成熟的晶闸管设计、工艺更改，不影响晶闸管各参数，能提高耐受di/dt的能力，有利于提升晶闸管性能，延长使用寿命。

【技术实现步骤摘要】
一种晶闸管芯片、晶闸管及其制作方法
本专利技术涉及半导体器件
，尤其涉及一种晶闸管芯片、晶闸管及其制作方法。
技术介绍
晶闸管芯片是一种三端四层的半导体器件，如图1所示，传统晶闸管的三端分别是阳极金属31、阴极金属32、门极金属33(包括放大门极金属34)，四层分别是：深扩散层的阳极P型层35、低阻N型基区36，深扩散层的P型基区37，扩散形成高浓度的阴极N型区38，在阳极P型层35和阴极N型区38区上引出欧姆接触式的金属电极分别做阳极、阴极的端子，P型基区37引出欧姆接触式的金属电极做门极。晶闸管通态电流上升率di/dt是指晶闸管从阻断到导通时，晶闸管能够承受而且不会导致晶闸管损坏的通态电流的最大上升率。即晶闸管在触发导通的瞬间，如阳极电流增大的速度(di/dt)过大，即使电流值未超过元件的额定值，但由于晶闸管内部电流来不及扩大到PN结面因电流密度过大而导致烧毁，所以在使用晶闸管时，电路的电流上升率不能大于晶闸管通态电流上升率di/dt，否则将损坏晶闸管。晶闸管的开通过程包括延迟、上升和扩展3个阶段。延迟阶段，器件上的电本文档来自技高网...

【技术保护点】
1.一种晶闸管芯片，其特征在于，包括：/n位于阳极P型层之上的N型基区，且位于所述N型基区之上的P型基区；/n位于所述P型基区部分区域内且上表面与所述P型基区上表面齐平的阴极N型区，其中所述阴极N型区包括阴极发射N型区和在平行于P型基区表面方向上更靠近所述芯片中心的门极N型区；/n位于所述阴极发射N型区之上且显露部分所述阴极发射N型区上表面的阴极金属；/n位于所述P型基区表面之上且同时与所述P型基区和所述门极N型区接触的放大门极金属，及位于所述P型基区上表面之上且不与所述门极N型区接触的中心门极金属；/n位于未被阴极金属、放大门极金属和中心门极金属覆盖的P型基区之上指定厚度的介质薄膜层；/n及...

【技术特征摘要】
1.一种晶闸管芯片，其特征在于，包括：
位于阳极P型层之上的N型基区，且位于所述N型基区之上的P型基区；
位于所述P型基区部分区域内且上表面与所述P型基区上表面齐平的阴极N型区，其中所述阴极N型区包括阴极发射N型区和在平行于P型基区表面方向上更靠近所述芯片中心的门极N型区；
位于所述阴极发射N型区之上且显露部分所述阴极发射N型区上表面的阴极金属；
位于所述P型基区表面之上且同时与所述P型基区和所述门极N型区接触的放大门极金属，及位于所述P型基区上表面之上且不与所述门极N型区接触的中心门极金属；
位于未被阴极金属、放大门极金属和中心门极金属覆盖的P型基区之上指定厚度的介质薄膜层；
及所述阳极P型层之下的阳极金属。


2.根据权利要求1所述的晶闸管芯片，其特征在于，
所述放大门极金属和所述阴极金属厚度相同，所述介质薄膜层厚度远小于所述放大门极金属和所述阴极金属厚度。


3.根据权利要求2所述的晶闸管芯片，其特征在于，
所述介质薄膜层的指定厚度设置为20～500nm；
所述芯片总厚度设置为1.2mm；
所述放大门极金属与所述阴极金属厚度设置为30μm。


4.根据权利要求3所述的晶闸管芯片，其特征在于，
所述N型基区的载流子浓度设置为1013cm-3；
所述阳极P型层和P型基区包括铝元素掺杂，载流子浓度设置为1014cm-3～1016cm-3；
所述阴极N型区为磷元素掺杂，载流子浓度设置为1019cm-3。


5.根据权利要求2所述的晶闸管芯片，其特征在于，
所述介质薄膜层包括DLC薄膜、氮化铝薄膜；
所述阳极金属、阴极金属和门极金属材质包括铝。


6.一种晶闸管，其特征在于，
包括权利要求1至5中任一项的晶闸管芯片。


7.一种晶闸管芯片的制作方法，其特...

【专利技术属性】
技术研发人员：王东东，操国宏，王政英，姚震洋，高军，银登杰，郭润庆，刘军，
申请(专利权)人：株洲中车时代半导体有限公司，
类型：发明
国别省市：湖南;43