存储器阵列、集成组合件、形成位线的方法以及形成集成组合件的方法技术

本申请涉及一种存储器阵列、集成组合件、形成位线的方法以及形成集成组合件的方法。一些实施例包含一种集成组合件，所述集成组合件具有通过中间空隙而彼此间隔开的位线。绝缘支撑物处于所述位线上方。导电板由所述绝缘支撑物支撑并且靠近所述位线以从所述位线排出过量电荷。一些实施例包含一种形成集成组合件的方法。将堆叠形成为具有处于位线材料上方的绝缘材料。将所述堆叠图案化成沿着第一方向延伸的轨道。所述轨道包含作为位线的经过图案化的位线材料，并且包含作为所述位线上方的绝缘支撑物的经过图案化的绝缘材料。所述轨道沿着与所述第一方向正交的第二方向通过空隙彼此间隔开。在所述空隙内形成牺牲材料。在所述绝缘支撑物和所述牺牲材料上方形成导电板。从所述导电板下方移除所述牺牲材料以重新形成所述空隙。

【技术实现步骤摘要】
存储器阵列、集成组合件、形成位线的方法以及形成集成组合件的方法
提供了包括位线之间的空间并包括可操作地靠近位线的导电板的集成组合件以及形成集成组合件的方法。
技术介绍
在现代计算架构中利用存储器来存储数据。一种类型的存储器是动态随机存取存储器(DRAM)。与替代类型的存储器相比，DRAM可以提供的优点是结构简单、成本低和速度快。DRAM可以利用各自具有与一个晶体管组合的一个电容器的存储器单元(所谓的1T-1C存储器单元)，其中所述电容器与晶体管的源极/漏极区域耦合。可以在具有数百、数千、数百万等存储器单元的DRAM阵列中利用DRAM单元。存储器阵列的晶体管具有与字线耦合的栅极。利用位线(即，数字线、感测线)与字线的组合来对存储器阵列的存储器单元进行寻址。常规DRAM阵列可能会遇到的问题是相邻位线之间的寄生电容。随着位线的与提高的集成水平相关联的更紧密堆积，寄生电容变得越来越成问题。期望开发避免相邻位线之间的寄生电容的布置，并开发制造此类布置的方法。
技术实现思路
本公开的一些实施例提供了一种存储器阵列本文档来自技高网...

【技术保护点】
1.一种存储器阵列，其包括：/n位线，所述位线通过中间空隙彼此间隔开；/n字线，所述字线与所述位线竖直偏移并且与所述位线交叉；以及/n存储器单元，所述存储器单元靠近所述字线与所述位线交叉的位置；所述存储器单元中的每个存储器单元通过字线和位线的组合唯一地寻址；所述存储器单元中的每个存储器单元的侧外围配合在4F

【技术特征摘要】
20190610 US 16/435,9241.一种存储器阵列，其包括：
位线，所述位线通过中间空隙彼此间隔开；
字线，所述字线与所述位线竖直偏移并且与所述位线交叉；以及
存储器单元，所述存储器单元靠近所述字线与所述位线交叉的位置；所述存储器单元中的每个存储器单元通过字线和位线的组合唯一地寻址；所述存储器单元中的每个存储器单元的侧外围配合在4F2的区域内。


2.根据权利要求1所述的存储器阵列，其中所述位线沿着第一方向延伸并且具有沿着与所述第一方向正交的横截面的第一宽度；并且其中所述空隙具有沿着所述横截面的第二宽度，所述第二宽度至少与所述第一宽度一样大。


3.根据权利要求2所述的存储器阵列，其中所述第二宽度大于所述第一宽度。


4.根据权利要求3所述的存储器阵列，其中所述第二宽度至少是所述第一宽度的约两倍。


5.根据权利要求1所述的存储器阵列，其中所述空隙具有沿着横截面的外围；所述外围具有底部区域和侧壁区域；所述空隙的所述外围的所述底部区域和所述侧壁区域由氮化硅界定。


6.一种集成组合件，其包括：
位线，所述位线通过中间空隙彼此间隔开；
绝缘支撑物，所述绝缘支撑物处于所述位线上方；以及
导电板，所述导电板由所述绝缘支撑物支撑并且靠近所述位线以从所述位线排出过量电荷。


7.根据权利要求6所述的集成组合件，其中所述导电板与参考源电耦合。


8.根据权利要求7所述的集成组合件，其中所述参考源具有接地电压。


9.根据权利要求6所述的集成组合件，其中所述中间空隙延伸到所述导电板的下表面。


10.根据权利要求6所述的集成组合件，其中所述导电板包括金属氮化物。


11.根据权利要求6所述的集成组合件，其中所述导电板包括氮化钛。


12.根据权利要求6所述的集成组合件，其中所述空隙具有沿着横截面的外围；所述外围具有底部区域和侧壁区域；所述空隙的所述外围的所述底部区域和所述侧壁区域由氮化硅界定。


13.根据权利要求6所述的集成组合件，其包括：
字线，所述字线与所述位线竖直偏移并且与所述位线交叉；以及
存储器单元，所述存储器单元靠近所述字线与所述位线交叉的位置；所述存储器单元中的每个存储器单元通过字线和位线的组合唯一地寻址；所述存储器单元中的每个存储器单元的侧外围配合在4F2的区域内。


14.一种集成组合件，其包括：
一行竖直延伸的半导体柱；所述半导体柱中的每个半导体柱包括晶体管沟道区域，所述晶体管沟道区域竖直安置在第一源极/漏极区域与第二源极/漏极区域之间；
字线，所述字线沿着所述行竖直延伸的半导体柱延伸，并且邻近于所述半导体柱的所述晶体管沟道区域；所述字线具有第一侧表面和相对的第二侧表面；所述半导体柱被细分为沿着所述第一侧表面的第一组和沿着所述第二侧表面的第二组；所述第一组的所述半导体柱沿着所述行与所述第二组的所述半导体柱交替；
栅极介电材料，所述栅极介电材料处于所述第一侧表面与所述第一组的所述半导体柱的所述晶体管沟道区域之间，并且处于所述第二侧表面与所述第二组的所述半导体柱的所述晶体管沟道区域之间；
导电屏蔽材料，所述导电屏蔽材料处于所述第一组的所述半导体柱之间，并且处于所述第二组的所述半导体柱之间；
位线，所述位线与所述第一源极/漏极区域耦合，所述位线通过空隙彼此间隔开并且可操作地靠近导电板，所述导电板被配置成从所述位线排出过量电荷；以及
存储元件，所述存储元件与所述第二源极/漏极区域耦合。


15.根据权利要求14所述的集成组合件，其中所述导电屏蔽材料包括金属。


16.根据权利要求14所述的集成组合件，其中所述导电屏蔽材料包括导电掺杂的半导体材料。


...

【专利技术属性】
技术研发人员：祐川光成，竹谷博昭，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US