半导体器件制造技术

本发明专利技术提供一种半导体器件，该半导体器件包括：基板；在基板上的位线结构；接触插塞结构，与位线结构相邻并且沿垂直于基板的上表面的竖直方向延伸；以及电容器，电连接到接触插塞结构。接触插塞结构包括顺序堆叠在基板上的下接触插塞、金属硅化物图案和上接触插塞。金属硅化物图案具有L形横截面。

【技术实现步骤摘要】
半导体器件
本公开的示例实施方式涉及半导体器件，更具体地，涉及动态随机存取存储(DRAM)器件。
技术介绍
在制造DRAM器件的方法中，将下杂质区域电连接到上电容器的接触插塞在形成该接触插塞的过程中被损坏并被氧化。因此，接触插塞的电阻增加，使得DRAM器件的电特性会降低。
技术实现思路
根据本专利技术构思的示例实施方式，一种半导体器件可以包括：在基板上的位线结构；接触插塞结构，与位线结构相邻并且沿垂直于基板的上表面的竖直方向延伸；以及电连接到接触插塞结构的电容器。接触插塞结构可以包括顺序堆叠在基板上的下接触插塞、金属硅化物图案和上接触插塞。金属硅化物图案可以具有L形横截面。根据本专利技术构思的示例实施方式，一种半导体器件可以包括：基板；在基板上的第一位线结构；在基板上的第二位线结构；设置在第一位线结构和第二位线结构之间的接触插塞；以及设置在接触插塞上并电连接到接触插塞的电容器。接触插塞可以包括顺序堆叠在基板上的下接触插塞、金属硅化物图案和上接触插塞。金属硅化物图案可以设置在下接触插塞的上表面中的凹槽的内表面上。...

【技术保护点】
1.一种半导体器件，包括：/n基板；/n位线结构，设置在所述基板上；/n接触插塞结构，与所述位线结构相邻，并沿垂直于所述基板的上表面的竖直方向延伸；和/n电容器，电连接到所述接触插塞结构，/n其中，所述接触插塞结构包括顺序堆叠在所述基板上的下接触插塞、金属硅化物图案和上接触插塞，以及/n所述金属硅化物图案具有L形横截面。/n

【技术特征摘要】
20190607 KR 10-2019-00675561.一种半导体器件，包括：
基板；
位线结构，设置在所述基板上；
接触插塞结构，与所述位线结构相邻，并沿垂直于所述基板的上表面的竖直方向延伸；和
电容器，电连接到所述接触插塞结构，
其中，所述接触插塞结构包括顺序堆叠在所述基板上的下接触插塞、金属硅化物图案和上接触插塞，以及
所述金属硅化物图案具有L形横截面。


2.根据权利要求1所述的半导体器件，其中，所述金属硅化物图案的侧壁和下表面接触所述下接触插塞。


3.根据权利要求1所述的半导体器件，其中，所述金属硅化物图案包括沿与所述基板的所述上表面平行的水平方向延伸的第一部分和沿所述竖直方向从所述第一部分延伸的第二部分，以及
所述上接触插塞接触所述金属硅化物图案的所述第一部分的上表面和所述金属硅化物图案的所述第二部分的侧壁。


4.根据权利要求3所述的半导体器件，其中，所述上接触插塞至少部分地接触所述金属硅化物图案的所述第二部分的上表面。


5.根据权利要求1所述的半导体器件，还包括由设置在所述基板中的器件隔离图案限定的有源图案；
其中，所述下接触插塞接触所述有源图案的上表面。


6.根据权利要求5所述的半导体器件，还包括设置在所述有源图案和所述器件隔离图案上的栅极结构，
其中，所述位线结构设置在所述有源图案、所述器件隔离图案和所述栅极结构上。


7.根据权利要求1所述的半导体器件，还包括设置在所述位线结构的侧壁上的间隔物结构。


8.根据权利要求7所述的半导体器件，其中，所述间隔物结构包括：
第一间隔物，与所述位线结构的所述侧壁接触；
第二间隔物，与所述第一间隔物的侧壁接触；和
第三间隔物，与所述第一间隔物的上部分接触并覆盖所述第二间隔物的上表面和侧壁。


9.根据权利要求7所述的半导体器件，其中，所述间隔物结构包括从所述位线结构的所述侧壁顺序堆叠的第一间隔物、第二间隔物和第三间隔物，以及
所述第二间隔物是空气间隔物。


10.根据权利要求7所述的半导体器件，其中，所述金属硅化物图案包括沿与所述基板的所述上表面平行的水平方向延伸的第一部分和沿所述竖直方向从所述第一部分延伸的第二部分，以及
所述金属硅化物图案的所述第一部分接触所述间隔物结构。


11.根据权利要求10所述的半导体器件，其中，所述金属硅化物图案的所述第二部分接触所述间隔物结构。

【专利技术属性】
技术研发人员：朴台镇，金根楠，金熙中，朴素贤，赵在奂，黄有商，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR