半导体器件制造技术

公开了一种半导体器件，所述半导体器件包括：有源区，所述有源区从衬底向上突出；多个沟道图案，所述多个沟道图案在所述有源区上沿第一方向彼此间隔开；以及栅电极，所述栅电极在所述有源区上沿所述第一方向延伸并覆盖所述多个沟道图案。所述多个沟道图案中的每个沟道图案包括在与所述有源区的顶表面垂直的方向上彼此间隔开的多个半导体图案。所述栅电极覆盖所述多个沟道图案之间的所述有源区的所述顶表面。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求于2019年6月11日在韩国知识产权局提交的韩国专利申请No.10-2019-0068761的优先权，其全部内容通过引用合并于此。
专利技术构思涉及半导体器件，更具体地，涉及包括鳍式场效应晶体管的半导体器件。
技术介绍
半导体器件包括集成电路，所述集成电路由金属氧化物半导体场效应晶体管(MOSFET)组成或包括MOSFET。随着半导体器件的尺寸和设计规则逐渐减小，MOSFET的尺寸也越来越小。MOSFET的尺寸的减小可能使半导体器件的操作/电气特性劣化。因此，已经进行了研究以制造/制作具有优异或改善的性能的半导体器件，同时克服由于半导体器件的集成而带来的限制。
技术实现思路
专利技术构思的一些示例实施例提供了可以更高效地和/或更容易地制造的半导体器件。专利技术构思的一些示例实施例提供了具有提高的集成电路设计的自由度的半导体器件。根据专利技术构思的一些示例实施例，一种半导体器件可以包括：有源区，所述有源区从衬底向上突出；多个沟道图案，所述多个沟道图案位于所述本文档来自技高网...

【技术保护点】
1.一种半导体器件，所述半导体器件包括：/n有源区，所述有源区从衬底向上突出；/n多个沟道图案，所述多个沟道图案位于所述有源区上，所述多个沟道图案在第一方向上彼此间隔开；以及/n栅电极，所述栅电极位于所述有源区上，所述栅电极在所述第一方向上延伸并围绕所述多个沟道图案，/n其中，所述多个沟道图案中的每个沟道图案包括在与所述有源区的顶表面垂直的方向上彼此间隔开的多个半导体图案，并且/n其中，所述栅电极覆盖所述多个沟道图案之间的所述有源区的所述顶表面。/n

【技术特征摘要】
20190611 KR 10-2019-00687611.一种半导体器件，所述半导体器件包括：
有源区，所述有源区从衬底向上突出；
多个沟道图案，所述多个沟道图案位于所述有源区上，所述多个沟道图案在第一方向上彼此间隔开；以及
栅电极，所述栅电极位于所述有源区上，所述栅电极在所述第一方向上延伸并围绕所述多个沟道图案，
其中，所述多个沟道图案中的每个沟道图案包括在与所述有源区的顶表面垂直的方向上彼此间隔开的多个半导体图案，并且
其中，所述栅电极覆盖所述多个沟道图案之间的所述有源区的所述顶表面。


2.根据权利要求1所述的半导体器件，所述半导体器件还包括：
多个器件隔离图案，所述多个器件隔离图案位于所述衬底上，所述多个器件隔离图案限定所述有源区，
其中，所述多个器件隔离图案设置于所述有源区的相对侧并在所述第一方向上彼此间隔开，并且
所述有源区是所述器件隔离图案之间的单个有源区。


3.根据权利要求1所述的半导体器件，其中，所述栅电极在所述有源区与所述多个沟道图案中的每个沟道图案之间以及在所述多个半导体图案之间延伸。


4.根据权利要求1所述的半导体器件，其中，所述有源区和所述多个沟道图案中的每个沟道图案具有在所述第一方向上的宽度，
其中，所述有源区的所述宽度大于所述多个沟道图案中的每个沟道图案的所述宽度之和。


5.根据权利要求4所述的半导体器件，其中，所述有源区的所述宽度等于或大于所述多个沟道图案中的每个沟道图案的所述宽度与所述多个沟道图案中的相邻的沟道图案之间的距离之和，
其中，所述多个沟道图案中的相邻的沟道图案之间的所述距离是沿着所述第一方向的距离。


6.根据权利要求5所述的半导体器件，其中，所述多个沟道图案包括第一子沟道图案、第二子沟道图案和第三子沟道图案，所述第一子沟道图案、所述第二子沟道图案和所述第三子沟道图案在所述第一方向上彼此间隔开，
其中，所述第一子沟道图案与所述第二子沟道图案之间的第一距离不同于所述第二子沟道图案与所述第三子沟道图案之间的第二距离。


7.根据权利要求4所述的半导体器件，其中，所述多个沟道图案包括在所述第一方向上彼此间隔开的第一子沟道图案和第二子沟道图案，
其中，所述第一子沟道图案的第一宽度不同于所述第二子沟道图案的第二宽度。


8.根据权利要求1所述的半导体器件，所述半导体器件还包括：
多个源极/漏极图案，所述多个源极/漏极图案位于所述有源区上，所述多个源极/漏极图案中的至少一个源极/漏极图案位于所述栅电极的一侧，所述多个源极/漏极图案中的至少一个其他源极/漏极图案位于所述栅电极的另一侧，
其中，所述多个源极/漏极图案中的成对的相邻的源极/漏极图案隔着所述多个沟道图案中的相应沟道图案在第二方向上彼此间隔开，并且连接到所述多个沟道图案中的所述相应沟道图案中包括的所述多个半导体图案，所述第二方向与所述第一方向相交。


9.根据权利要求8所述的半导体器件，所述半导体器件还包括：
位于所述多个半导体图案中的成对的相邻的半导体图案之间的间隔物图案，
其中，所述间隔物图案在所述第二方向上彼此间隔开并位于所述多个源极/漏极图案中的所述成对的相邻的源极/漏极图案之间。


10.根据权利要求9所述的半导体器件，其中，
所述栅电极在所述间隔物图案之间延伸，并且
每个所述间隔物图案位于所述栅电极与所述成对的相邻的源极/漏极图案中的对应的源极/漏极图案之间。


11.根据权利要求1所述的半导体器件，所述半导体器件还包括：
多个源极/漏极图案，所述多个源极/漏极图案在所述有源区上位于所述栅电极的一侧，所述多个源极/漏极图案在所述第一方向上彼此间隔开，
其中，所述多个源极/漏极图案对应地连接到所述多个沟道图案中的相应的沟道图案，并且
其中，每个所述源极/漏极图案连接到所述多个沟道图案中的每个沟道图案中包括的所述多个半导体图案。


12.根据权利要求11所述的半导体器件，其中，所述有源区和所述多个源极/漏极图案中的每个源极/漏极图案均具有在所述第一方向上的宽度，
其中，所述有源区的所述宽度大于所有所述源极/漏极图案的所述宽度之和。


13.根据权利要求12所述的半导体器件，其中，所述多个源极/漏极图案中的至少一个源极/漏极图案的宽度不同于所述多个源极/漏极图案中的另一源极/漏极图案...

【专利技术属性】
技术研发人员：金泰炯，千宽永，金润镇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR