【技术实现步骤摘要】
存储器及其形成方法、半导体器件
本专利技术涉及半导体
，特别涉及一种存储器及其形成方法。
技术介绍
随着半导体产业进入高性能与多功能的集成电路新时代，集成电路内半导体元件的密度会随之增加，相应的使半导体元件之间的间距会随之缩小。此时，针对半导体元件中用于实现电性传输的导电部件而言，随着相邻的导电部件之间的间距的缩减，则相邻的导电部件之间所产生的干扰现象也越来越明显。其中，在存储器领域中也存在着尺寸不断微缩的趋势，从而使存储器中的各个组件之间的设置也更加紧凑。然而如上所述，随着距离的不断缩减，也更容易引起相邻的导电部件之间发生串扰的问题。例如，相邻的字线之间容易相互串扰；以及，字线和邻近且相互隔离的单元器件有源区之间也容易产生干扰现象，进而会导致字线出现电性漂移等问题。
技术实现思路
本专利技术的目的在于提供一种存储器，以改善字线的电性漂移的问题。为解决上述技术问题，本专利技术提供一种存储器，包括：衬底；多排器件有源区，位于所述衬底中，其中每一排器件有源区是由多个单元器...
【技术保护点】
1.一种存储器，其特征在于，包括：/n衬底；/n多排器件有源区，位于所述衬底中，其中每一排器件有源区是由多个单元器件有源区沿着器件有源区的长度方向依次排布构成，以及多排器件有源区沿着器件有源区的宽度方向依次排布成多排；/n第一隔离结构，位于相邻排的器件有源区之间，所述第一隔离结构具有第一绝缘材料；/n第二隔离结构，位于每一排器件有源区中相邻的单元器件有源区之间，所述第二隔离结构具有第二绝缘材料，并且所述第二绝缘材料不同于所述第一绝缘材料；以及，/n多条字线，掩埋在所述衬底中，并且所述字线沿着预定方向延伸并穿过排布在其延伸路径上的单元器件有源区、第一隔离结构和第二隔离结构。/n
【技术特征摘要】
1.一种存储器，其特征在于，包括：
衬底；
多排器件有源区，位于所述衬底中，其中每一排器件有源区是由多个单元器件有源区沿着器件有源区的长度方向依次排布构成，以及多排器件有源区沿着器件有源区的宽度方向依次排布成多排；
第一隔离结构，位于相邻排的器件有源区之间，所述第一隔离结构具有第一绝缘材料；
第二隔离结构，位于每一排器件有源区中相邻的单元器件有源区之间，所述第二隔离结构具有第二绝缘材料，并且所述第二绝缘材料不同于所述第一绝缘材料；以及，
多条字线，掩埋在所述衬底中，并且所述字线沿着预定方向延伸并穿过排布在其延伸路径上的单元器件有源区、第一隔离结构和第二隔离结构。
2.如权利要求1所述的存储器，其特征在于，所述第二隔离结构的第二绝缘材料的介电常数低于所述第一隔离结构的第一绝缘材料的介电常数。
3.如权利要求1所述的存储器，其特征在于，所述第二隔离结构的底部低于所述第一隔离结构的底部；或者，所述第二隔离结构的底部高于所述第一隔离结构的底部。
4.如权利要求1所述的存储器，其特征在于，在所述字线的宽度方向上，所述字线的宽度尺寸小于所述第二隔离结构的宽度尺寸，以使所述字线中穿过所述第二隔离结构的部分容纳在所述第二隔离结构内。
5.如权利要求1所述的存储器，其特征在于，所述单元器件有源区中对应有所述字线的部分相对于邻近的隔离结构凸出，以构成鳍形部；以及，所述字线覆盖所述鳍形部的顶表面和所述鳍形部凸出的侧壁。
6.如权利要求1所述的存储器，其特征在于，所述字线在所述衬底的字线沟槽中，并且所述字线的最高界面低于所述字线沟槽的顶部；
以及，所述存储器还包括字线遮蔽层，所述字线遮蔽层在所述字线沟槽高于所述字线的上方空间中。
7.一种存储器，其特征在于，包括：
衬底；
多排器件有源区，位于所述衬底中，其中每一排器件有源区是由多个单元器件有源区沿着器件有源区的长度方向依次排布构成，以及多排器件有源区沿着器件有源区的宽度方向依次排布成多排；
第一隔离结构，位于相邻排的器件有源区之间；
第二隔离结构，位于每一排器件有源区中相邻的单元器件有源区之间，并在所述器件有源区的宽度方向上扩展至邻近的第一隔离结构以和所述第一隔离结构连接，并且所述第二隔离结构的底部还高于所述第一隔离结构的底部，以使所述第一隔离结构和所述第二隔离结构相互连接的底部呈现为中间区域向上凹陷，以及位于所述第二隔离结构正下方的衬底部分向上凸出至所述凹陷；
多条字线，掩埋在所述衬底中，并且所述字线沿着预定方向延伸并穿过排布在其延伸路径上的单元器件有源区、第一隔离结构和第二隔离结构。
8.一种存储器的形成方法，其特征在于，包括：
提供一衬底，并形成多个平行排布的第一隔离结构在所述衬底中，相邻的第一隔离结构界定出沿着第一方向连续延伸的初始有源区...
【专利技术属性】
技术研发人员：童宇诚，詹益旺，刘安淇，李甫哲，林刚毅，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：福建;35
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。