【技术实现步骤摘要】
一种半导体器件及其制造方法、电子设备
本专利技术涉及半导体
，尤其涉及一种半导体器件及其制造方法、电子设备。
技术介绍
为抑制寄生沟道漏电，在制造硅基半导体器件的过程中，一般会在形成鳍状结构和浅槽隔离后，对鳍状结构进行防穿通注入处理，在鳍状结构的底部形成穿通阻挡层。并通过高温退火工艺修复因防穿通注入处理对鳍状结构造成的非晶化等损伤。但是，在高温工艺下，至少由锗硅或锗材料制造形成的鳍状结构内的锗原子会发生扩散，使得材料特性变差。因此无法通过高温退火工艺修复因防穿通注入处理对上述鳍状结构造成的非晶化等损伤，最终导致具有上述鳍状结构的半导体器件性能较差。
技术实现思路
本专利技术的目的在于提供一种半导体器件及其制造方法、电子设备，用于在无损伤半导体器件内部结构的前提下形成阻挡层，抑制寄生沟道漏电，提高半导体器件的性能。为了实现上述目的，本专利技术提供了一种半导体器件，该半导体器件包括：衬底；形成在衬底上的堆叠结构，堆叠结构包括阻挡层、以及位于阻挡层上的有源层；有源层包括源区...
【技术保护点】
1.一种半导体器件，其特征在于，包括：衬底；/n形成在所述衬底上的堆叠结构，所述堆叠结构包括阻挡层、以及位于所述阻挡层上的有源层；所述有源层包括源区、漏区、以及形成在所述源区和所述漏区之间的沟道区，所述沟道区分别与所述源区和所述漏区接触；/n形成在所述衬底上的扩散掺杂叠层，所述扩散掺杂叠层至少环绕在所述阻挡层的外侧壁；所述扩散掺杂叠层用于向所述阻挡层扩散杂质，扩散至所述阻挡层内的杂质的掺杂类型与所述源区和所述漏区内杂质的掺杂类型相反；/n以及形成在所述沟道区外周的栅堆叠结构。/n
【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底；
形成在所述衬底上的堆叠结构，所述堆叠结构包括阻挡层、以及位于所述阻挡层上的有源层；所述有源层包括源区、漏区、以及形成在所述源区和所述漏区之间的沟道区，所述沟道区分别与所述源区和所述漏区接触；
形成在所述衬底上的扩散掺杂叠层，所述扩散掺杂叠层至少环绕在所述阻挡层的外侧壁；所述扩散掺杂叠层用于向所述阻挡层扩散杂质，扩散至所述阻挡层内的杂质的掺杂类型与所述源区和所述漏区内杂质的掺杂类型相反；
以及形成在所述沟道区外周的栅堆叠结构。
2.根据权利要求1所述的半导体器件，其特征在于，所述沟道区所含有的材料为Si1-xGex，0＜x≤1；和/或，
所述半导体器件还包括形成在所述衬底上方的浅槽隔离，所述浅槽隔离位于相邻两个所述堆叠结构之间，所述扩散掺杂叠层位于所述浅槽隔离和所述阻挡层之间。
3.根据权利要求1或2所述的半导体器件，其特征在于，所述扩散掺杂叠层包括依次层叠设在所述衬底上的扩散掺杂层、第一扩散阻挡层和第二扩散阻挡层。
4.根据权利要求3所述的半导体器件，其特征在于，当半导体器件为NMOS器件，所述扩散掺杂层为硼硅玻璃层；当所述半导体器件为PMOS器件，所述扩散掺杂层为磷硅玻璃层；和/或，
所述第一扩散阻挡层所含有的材料为SiO2；和/或，
所述第二扩散阻挡层所含有的材料为SiN。
5.根据权利要求3所述的半导体器件，其特征在于，当所述半导体器件为CMOS器件，所述衬底包括N阱区和P阱区；所述半导体器件包括第一扩散掺杂叠层和第二扩散掺杂叠层；
所述第一扩散掺杂叠层至少形成在位于所述P阱区上的所述阻挡层的外周，所述第一扩散掺杂叠层包括硼硅玻璃层、以及所述第一扩散阻挡层和/或所述第二扩散阻挡层；所述第二扩散掺杂叠层形成在所述第一扩散掺杂叠层上、以及至少形成在位于所述N阱区上的所述阻挡层的外周，所述第二扩散掺杂叠层至少包括磷硅玻璃层；或，
所述第一扩散掺杂叠层至少形成在位于N阱区上的所述阻挡层的外周，所述第一扩散掺杂叠层包括磷硅玻璃层、以及所述第一扩散阻挡层和/或所述第二扩散阻挡层；所述第二扩散掺杂叠层形成在所述第一扩散掺杂叠层上、以及至少形成在位于P阱区上的所述阻挡层的外周，所述第二扩散掺杂叠层至少包括硼硅玻璃层。
6.根据权利要求3所述的半导体器件，其特征在于，所述扩散掺杂叠层的层厚大于1nm、且小于10nm，所述扩散掺杂层的层厚为1nm～5nm，所述第一扩散阻挡层的层厚为0nm～9nm，所述第二扩散阻挡层的层厚为0nm～9nm。
7.根据权利要求1或2所述的半导体器件，其特征在于，所述扩散掺杂叠层包括水平部和竖直部，所述水平部形成在所述衬底上，所述竖直部环绕在所述阻挡层的外侧壁。
8.根据权利要求1或2所述的半导体器件，其特征在于，所述半导体器件还包括覆盖在所述衬底上的应变缓冲层，所述应变缓冲层位于所述衬底与所述阻挡层之间。
9.一种半导体器件的制造方法...
【专利技术属性】
技术研发人员：李永亮，程晓红，李俊杰，张青竹，王文武，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。