【技术实现步骤摘要】
三维半导体存储器件
本专利技术构思涉及半导体存储器件，更具体地，涉及三维半导体存储器件。
技术介绍
半导体器件已经高度集成，以满足客户对高性能和低制造成本的需求。因为半导体器件的集成度可以是决定产品价格的重要因素，所以越来越需要高集成度。典型的二维或平面半导体器件的集成度主要由单位存储单元所占据的面积决定，使得它会受到用于形成精细图案的技术水平的极大影响。然而，用于增加图案精细度的极其昂贵的工艺设备会对增加二维或平面半导体器件的集成度设定实际限制。为了克服这样的限制，已经提出了具有三维布置的存储单元的三维半导体存储器件。然而，为了批量生产三维半导体存储器件，期望以这样的方式开发新的工艺技术，该方式能在保持或超过其可靠性水平的同时提供比二维半导体器件更低的每位制造成本。
技术实现思路
本专利技术构思的一些示例实施方式提供了具有提高的可靠性的半导体存储器件。本专利技术构思的目的不限于上述内容，本领域技术人员将由以下描述清楚地理解以上未提及的其它目的。根据本专利技术构思的一些示例实施方式...
【技术保护点】
1.一种三维半导体存储器件，包括：/n堆叠结构，在衬底上并且包括多个栅电极；/n第一垂直结构、第二垂直结构、第三垂直结构和第四垂直结构，穿透所述堆叠结构并且沿第一方向以Z字形形状顺序地布置；以及/n第一位线，在所述第一方向上延伸，/n其中所述第一位线垂直地重叠所述第二垂直结构和所述第四垂直结构，所述第二垂直结构的中心和所述第四垂直结构的中心以相同的距离与所述第一位线间隔开，/n其中所述第一垂直结构以第一距离与所述第一位线间隔开，/n其中所述第三垂直结构以第二距离与所述第一位线间隔开，以及/n其中所述第一距离大于所述第二距离。/n
【技术特征摘要】 【专利技术属性】
20190528 KR 10-2019-00626401.一种三维半导体存储器件，包括：
堆叠结构，在衬底上并且包括多个栅电极；
第一垂直结构、第二垂直结构、第三垂直结构和第四垂直结构，穿透所述堆叠结构并且沿第一方向以Z字形形状顺序地布置；以及
第一位线，在所述第一方向上延伸，
其中所述第一位线垂直地重叠所述第二垂直结构和所述第四垂直结构，所述第二垂直结构的中心和所述第四垂直结构的中心以相同的距离与所述第一位线间隔开，
其中所述第一垂直结构以第一距离与所述第一位线间隔开，
其中所述第三垂直结构以第二距离与所述第一位线间隔开，以及
其中所述第一距离大于所述第二距离。
2.根据权利要求1所述的三维半导体存储器件，
其中所述第一垂直结构、所述第二垂直结构和所述第三垂直结构共同限定不等边三角形形状，以及
其中所述第二垂直结构、所述第三垂直结构和所述第四垂直结构共同限定倒置的不等边三角形形状。
3.根据权利要求1所述的三维半导体存储器件，
其中所述第一垂直结构和所述第二垂直结构之间的第一最小距离大于所述第二垂直结构和所述第三垂直结构之间的第二最小距离，
其中所述第三垂直结构和所述第四垂直结构之间的第三最小距离等于所述第二最小距离。
4.根据权利要求1所述的三维半导体存储器件，还包括第五垂直结构，所述第五垂直结构以所述第一距离与所述第一位线间隔开，
其中所述第三垂直结构在所述第一方向上位于所述第一垂直结构和所述第五垂直结构之间。
5.根据权利要求1所述的三维半导体存储器件，
其中所述多个栅电极包括在所述第一方向上间隔开的第一串选择栅电极和第二串选择栅电极，
其中所述第一垂直结构、所述第二垂直结构、所述第三垂直结构和所述第四垂直结构穿透所述第一串选择栅电极，以及
其中所述三维半导体存储器件还包括第五垂直结构、第六垂直结构、第七垂直结构和第八垂直结构，所述第五垂直结构、所述第六垂直结构、所述第七垂直结构和所述第八垂直结构穿透所述第二串选择栅电极并且分别对应于所述第一垂直结构、所述第二垂直结构、所述第三垂直结构和所述第四垂直结构。
6.根据权利要求5所述的三维半导体存储器件，还包括：
分隔图案，在所述第一串选择栅电极和所述第二串选择栅电极之间，并且在交叉所述第一方向的第二方向上延伸；以及
多个虚设垂直结构，穿透所述分隔图案和所述堆叠结构。
7.根据权利要求1所述的三维半导体存储器件，还包括在所述堆叠结构上并且在所述第一方向上延伸的第二位线、第三位线和第四位线，
其中所述第一位线连接到所述第四垂直结构，
其中所述第二位线连接到所述第二垂直结构，
其中所述第三位线连接到所述第三垂直结构；以及
其中所述第四位线连接到所述第一垂直结构。
8.根据权利要求1所述的三维半导体存储器件，
其中所述堆叠结构包括第一堆叠结构，以及
其中所述三维半导体存储器件还包括：
第二堆叠结构，包括在所述衬底上的第二多个栅电极，并且在所述第一方向上与所述第一堆叠结构间隔开；
贯通电介质图案，穿透所述第一堆叠结构、所述第二堆叠结构和所述衬底；
下衬底；
外围电路结构，在所述下衬底和所述衬底之间并且包括晶体管；以及
外围电路接触插塞，穿透所述贯通电介质图案并且连接到所述晶体管。
9.一种三维半导体存储器件，包括：
堆叠结构，包括顺序地堆叠在衬底上的多个栅电极；
第一垂直结构、第二垂直结构、第三垂直结构、第四垂直结构和第五垂直结构，穿透所述堆叠结构并且沿第一方向以Z字形形状顺序地布置；以及
多个位线，在所述堆叠结构上在所述第一方向上延伸，
其中所述第一垂直结构和所述第二垂直结构之间的第一最小距离大于所述第二垂直结构和所述第三垂直结构之间的第二最小距离。
10.根据权利要求9所述的三维半导体存储器件，
其中所述第三垂直结构和所述第四垂直结构之间的第三最小距离不同于所述第四垂直结构和所述第五垂直结构之间的第四最小距离，
其中所述第一最小距离等于所述第四最小距离，以及
其中所述第二最小距离等于所述第三最小距离。
11.根据权利要求9所述的三维半导体存储器件，还包括：
包括顺序地堆叠在所述堆叠结构上的多个栅电极并且在所述堆叠结构和所述位线之间的上堆叠结构；以及
第六垂直结构、第七垂直结构、第八垂直结构、第九垂直结构和第十垂直结构，穿透所述上堆叠结构，
技术研发人员：李炅奂，金容锡，金森宏治，申旼翰，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。