本发明专利技术公开了一种半导体构装元件的自动化测试装置，包括一工作平台、一供料单元、一输送单元、一第一测试单元、一第二测试单元，及一出料单元。该供料单元与该工作平台连接，可输出多个待测试的半导体构装元件。该输送单元架设于该工作平台上，可将该供料单元输出的半导构装元件运送至预定的位置。该第一测试单元可对该半导体构装元件进行基本电性测试。该第二测试单元具有至少一个测试公板，可对该半导体构装元件进行公板测试。该出料单元具有多个分类槽，该输送单元可根据预先定义的测试结果对该多个半导体构装元件进行分类置放。根据本发明专利技术的自动化测试装置可降低测试成本与测试时间，并同时提高半导体测试的错误涵盖率。
【技术实现步骤摘要】
本专利技术涉及一种测试装置，特别涉及一种用于半导体构装元件的自动化分类测试装置。
技术介绍
半导体最终的测试制程是在半导体元件构装后，通过一测试设备(TESTER)来测试构装完成的产品的性能，以保证出厂的半导体构装元件在功能上的完整性，并对已测试的产品根据其性能分类筛选，以作为半导体构装元件不同等级的评价依据。然而，随着科技的日新月异，许多半导体芯片的功能愈来愈多样化，运行速度也不断提高。现有测试设备的功能，已逐渐不再能满足该半导体芯片的测试，即使厂商适时推出相对应的测试设备，但其价格相当昂贵，使得测试成本大增。此外，检验半导体芯片的各项功能除了该测试设备需提供在硬件上的支持之外，还需要编写测试软件，通过软件仿真该半导体芯片真实的工作环境，以确保半导体芯片的各项功能可按照半导体元件初期设计的要求进行工作。但是，开发一个测试程序往往需要耗费相当长的时间，通常一个半导体芯片的测试程序从无到可稳定使用，大约需半年的时间，这对产品生命周期较短的半导体芯片来说，可算得上是一大致命缺陷。而且，无论测试程序编写的多么详尽，还是无法找出部分的系统层次问题，因为所生产的半导体芯片并非可以单独运行，而是必须和其它的电子元件或半导体元件相互配合，才能发挥应有的功能。也正因为如此，其它配合元件的不可控因素太多，测试程序无法一一考虑到该半导体芯片在系统级(System Level)环境层次所面临的问题。当该半导体芯片上的功能出现某种在元件测试过程中从未遇到过的顺序或组合时，可能就会产生使用上的问题。如果这些问题出现太多(或者在执行重要任务的产品中仅仅偶然出现)，用户将会认为这些产品不可靠甚至是不稳定的。也就是说，经过完整的半导体最终测试制程之后，仍然无法完全暴露半导体芯片中系统级的相互作用问题，进而导致经过测试之后还会产生误判。
技术实现思路
因此，本专利技术要解决的技术问题在于克服上述现有技术中存在的缺陷，提供一种可降低测试成本、并可节省测试时间、且具有降低产品误判率的半导体构装元件的自动化测试装置。于是，根据本专利技术的半导体构装元件的自动化测试装置，包括一工作平台、一供料单元、一输送单元、一第一测试单元、一第二测试单元，及一出料单元。该工作平台具有一第一测试区，及一第二测试区。该供料单元与该工作平台连接，可输出多个待测试的半导体构装元件。该输送单元架设于该工作平台上，且可程序化控制地在该工作平台上进行三维空间上的移动，并能将该供料单元输出的半导构装元件运送至预定的位置。该第一测试单元设置于该工作平台的第一测试区内，可接受该输送单元所运送的半导体构装元件，并对该半导体构装元件进行基本电性测试。该第二测试单元具有至少一个设置于该第二测试区内的测试公板，可接受该输送装置所运送已进行完基本电性测试的半导体构装元件，并对该半导体构装元件进行公板测试。该出料单元具有多个分类匣，该输送单元可根据预先定义的测试结果对该多个半导体构装元件进行分类置放。本专利技术的技术效果在于该基本电性测试可提供半导体构装元件的电性测量功能，而该公板测试是以发表该半导体构装元件所认证的同步发表的公板作为测试中心，以取代昂贵的测试设备，同时可简化测试流程，达到降低测试成本与测试时间，同时提高半导体测试的错误涵盖率的效果。附图说明图1是本专利技术的半导体构装元件的自动化测试装置的较佳实施例的立体示意图；图2是该较佳实施例中的一输送单元的侧视示意图；图3是该较佳实施例中，一压持单元与一缓冲单元的立体示意图；图4是图1中移去该压持单元的俯视示意图；以及图5是本专利技术的半导体构装元件的自动化测试装置的较佳实施例的测试流程示意图。具体实施例方式有关本专利技术的前述及其它
技术实现思路
、特点与功效，在以下参考附图的较佳实施例的详细说明中，将可清楚明了。请参阅图1、2所示，根据本专利技术的半导体构装元件的自动化测试装置，适用于封装后的半导体测试制程，该半导体构装元件的自动化测试装置的较佳实施例包括一工作平台2、一供料单元3、一输送单元4、一第一测试单元5、一第二测试单元6，及一出料单元7。该工作平台2上具有一范围较小的第一测试区21，及一范围较大的第二测试区22。该供料单元3设置于该工作平台2的前端，并与该工作平台2邻接，并具有一供料匣31。该供料匣31内可堆栈容置多个半导体承载盘1，而每一个半导体承载盘1上装填有多个待测试的半导体构装元件11。在该较佳的实施例中，该供料单元3还具有一预热架32，该预热架32可以独立提供升温加热的功能，在高温测试时，通过该输送单元4将该多个半导体构装元件11移动至该预热架32上进行预先加热。该输送单元4架设于该工作平台2上，并具有一机器手臂41，该机器手臂41可程序化控制地在该工作平台2上进行三维空间上的移动，以将该供料单元3输出的半导体构装元件11运送至预定的位置。在该较佳的实施例中，该机器手臂41上具有两吸取头411，该两吸取头411可以真空吸引的方式自该半导体承载盘1上吸取该待测试的半导体构装元件11，并移动运送至指定的位置。请配合参阅图3、4所示，该第一测试单元5设置于该工作平台2的第一测试区21的下方，并具有一测试端口51。该测试端口51可容置一半导体构装元件11，并对该半导体构装元件11进行基本电性测试。在此，应注意的是，该第一测试单元5的基本电性测试包括由下列测试项目所构成的群组开路/短路测试(OPEN/SHORTTEST)、输出最大漏电流/输出最小漏电流测试(IOH/IOL TEST)、总体电流测试(GROSS IDD TEST)、静态电流测试(STATIC IDDTEST)、动态电流测试(DYNAMIC IDD TEST)、输出最小漏电流/输出最大漏电流测试(IIL/IIH TEST)、输出高阻抗漏电流测试(IOZTEST)、输入高电位/输入低电位测试(VIH/VIL TEST)、输出高电位/输出低电位测试(VOH/VOL test)、时序测试(TIMING TEST)及此等测试项目的组合。举例来说，以开路/短路测试而言，其目的是为确保该第一测试单元5与该半导体构装元件11的接触是否良好，同时检查该半导体构装线路内部是否有开路或短路的情形。以作为分析该半导体构装元件11好坏的依据。但是，因各种半导体构装元件11的产品特性不同，所需要的测试项目也有所不同，例如逻辑性集成电路(IC)与存储类集成电路(IC)所需的测试便有差异，而该较佳实施例仅是以一般逻辑性产品为例进行说明，而且即使是同属逻辑类集成电路(IC)，产品的不同测试项目也不尽相同，故实际实施时，不应以此为限。该第二测试单元6设置于该工作平台2的第二测试区22的下方，并具有三个测试公板61。每一测试公板61上具有一测试插座611可供该半导体构装元件11置放，并对已经过基本电性测试的半导体构装元件11进行公板测试。但实际实施时，该测试公板61的数量也可以仅有一个，或更多个，其数量的增减并不限于本实施例所披露的。值得一提的是，所谓测试公板61即为针对该半导体构装元件11的产品用途，以实际的电子元件及半导体元件，在一电路板上仿真出该半导体构装元件11的工作环境，且其规格是业界通用的标准。举例来说，若该项待测试的半导体构装元件11为一个人计算机主机用的芯片组，则该测试公板61即为该个人计算机的主机本文档来自技高网...
【技术保护点】
一种半导体构装元件的自动化测试装置，其特征在于所述半导体构装元件的自动化测试装置包括：一工作平台（２），具有一第一测试区（２１）、及一第二测试区（２２）；一供料单元（３），与所述工作平台（２）连接，可输出多个待测试的半导体构 装元件（１１）；一输送单元（４），架设于所述工作平台（２）上，所述输送单元（４）可程序化控制地在所述工作平台（２）上进行三维空间上的移动，且能将所述供料单元（３）输出的所述半导构装元件（１１）运送至预定的位置；一第一测试单元 （５），设置于所述工作平台（２）的第一测试区（２１），可接受所述输送单元（４）所运送的所述半导体构装元件（１１），并对所述半导体构装元件（１１）进行基本电性测试；一第二测试单元（６），具有至少一个设置于所述第二测试区（２２）内的测试 公板（６１），可接受所述输送单元（４）所运送的已进行完基本电性测试的半导体构装元件（１１），并对所述半导体构装元件（１１）进行公板测试；以及一出料单元（７），具有多个分类匣（７１），所述输送单元（４）可根据预先定义的测试结果对所述多 个半导体构装元件（１１）进行分类置放。...
【技术特征摘要】
【专利技术属性】
技术研发人员：欧阳勤一，
申请(专利权)人：致茂电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。