【技术实现步骤摘要】
本专利技术涉及一种解决集成电路测试过程中信号干扰问题的模拟布 线方法，尤其涉及一种面向集成电路高速并行数模混合测试适配器实施，可以有效解决高速并行测试过程中模拟信号相互干扰的差分走线方法，属于集成电路测试
技术介绍
随着集成电路制造技术的进步，人们已经能制造出电路结构相当 复杂、集成度很高的集成电路。但是这些集成电路仅是通过数目有限 的引脚完成和外部电路的连接，这就给判断集成电路的好坏带来不少 困难。鉴于这一情况，人们普遍采用集成电路测试仪来检测集成电路 的质量。集成电路测试仪的发展受到很多国家的高度重视，技术升级的速度很快。自上个世纪80年代以来，集成电路测试仪已经进入第四代， 其测量对象为VLSI，测试仪的功能测试速率已达500MHz以上，可测 管脚数多达1024个以上。目前，基于数字模拟电路混合的SoC(System on a Chip,片上系 统)应用越来越多，已经成为集成电路产业发展的一个亮点。越来越多的 企业设计出高速度、多管脚、高精度、多功能的数模混合集成电路产品， 这对测试行业提出了更高的要求。但是，就目前通用的集成电路测试仪 来说，测...
【技术保护点】
一种面向集成电路数模混合测试适配器的模拟布线方法，其特征在于： （１）采用差分走线方式布置模拟传输信号资源； （２）为差分信号提供地平面作为回流路径； （３）在差分走线的布线过程中优先匹配线长。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：刘炜，石志刚，吉国凡，张琳，王慧，孙博，金兰，赵智昊，李尔，孙杨，
申请(专利权)人：北京华大泰思特半导体检测技术有限公司，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。