异步多时钟域数据流接合及再同步系统和方法技术方案

多个同步FIFO从对应的传输代理接收输入数据流。数据是基于由该对应的传输代理提供的写时钟信号而被写入同步FIFO。仲裁电路基于异步本地时钟信号从该同步FIFO读取数据。每一个同步FIFO的最小入口数(S

【技术实现步骤摘要】
【国外来华专利技术】异步多时钟域数据流接合及再同步系统和方法相关申请本申请要求于2018年4月13日提交的美国专利申请15/953,237、题为“异步多时钟域数据流接合及再同步系统和方法(SystemAndMethodForAsynchronous,MultipleClockDomainDataStreamsCoalescingAndResynchronization)”的优先权，并且该申请通过引用并入本文。
本专利技术涉及用于实施多输入对单输出再同步及接合(MISORC)的结构和方法。
技术介绍
在多个代理之间传输数据的多时钟域通信系统中，每一个代理可以从以与该代理拥有的频率和相位不同的频率和相位进行操作的其他代理接收数据。图1示出了传统的多时钟域通信系统100，该多时钟域通信系统100包括传输代理101、102和10N，每一个传输代理分别基于时钟信号CLK_1、CLK_2和CLK_N进行操作，该时钟信号CLK_1、CLK_2和CLK_N可以具有不同的频率及/或相位(即，是异步的)。传输代理101、102和10N向接收代理20内的FIFO301、302和30N提供的分别是J位写数据值WD_1、WD_2和WD_N、分别是写赋能控制信号WC_1、WC_2和WC_N、以及分别是时钟信号CLK_1、CLK_2和CLK_N。FIFO301、302和30N被控制以在接收代理20内缓冲并且再同步接收的数据WD_1、WD_2和WD_N。更具体地，下游处理单元40监视FIFO301、302和30N的内容。作为响应，下游处理单元40分别向FIFO301、302和30N提供读赋能控制信号RC_1、RC_2和RC_N(以及本地时钟信号CLK_P)，从而起始对FIFO301、302和30N的读存取，其中先前储存的数据值WD_1、WD_2和WD_N与本地时钟信号CLK_P(其可以具有与时钟信号CLK_1、CLK_2和CLK_N不同的频率/相位)同步地被提供给下游处理单元40。作为响应，下游处理单元40提供输出数据流DOUT。吞吐量(TP)被定义为在给定时间通过代理传输或处理的数据量。接收代理20具有最大吞吐量T。对于预定的有限时段，每一个进入的数据流(WD_1、WD_2和WD_N)的峰值吞吐量通常可以与输出数据流DOUT的峰值吞吐量(即，T)一样高。接收代理20中的流量控制电路21分别控制传输代理101、102和10N中的流量控制电路111、112和11N，使得传输代理101、102和10N的平均吞吐量(即，输入数据总线至FIFO301、302和30N的平均吞吐量)小于或等于接收代理20的最大吞吐量T。例如，流量控制电路21可以使流量控制电路111、112和11N中的每一个流量控制电路将其对应数据流的吞吐量限制为等于接收代理20的最大吞吐量T除以进入的数据流数量N的平均吞吐量。尽管进入的数据流中的每一个进入的数据流的平均吞吐量是受限的，但是有可能进入的数据流中的一个或多个进入的数据流可以同时以最大吞吐量T提供写数据。此时，进入的数据流WD_1、WD_2和WD_N中的一个进入的数据流可以被暂时分配下游处理单元40内的所有传送资源，而其他(多个)进入的数据流被缓冲在其他进入的数据流的对应的FIFO中。每一个FIFO301、302和30N中所需的入口(entry)数(K1、K2和KN)由若干因素决定，该因素包括：将(异步的)进入数据值与本地时钟信号CLK_P再同步所需的入口数(A)；当进入的数据流的吞吐量的总和超过该下游处理单元40的最大吞吐量(T)时，在瞬态周期期间缓冲进入数据值所需的入口数(B)；在与下游处理单元40相关联的最差情况等待时间(TWAIT)的持续时间(即，数据被写入FIFO的时间与下游处理单元40必须开始从FIFO读取数据的时间之间允许的最大时间)缓冲进入数据值所需的入口数(C)；以及从流量控制电路21发送流量控制消息的时间、和流量控制电路111、112和11N响应流量控制消息(例如，通过暂时减少数据值的传输)的时间缓冲进入数据值所需的入口数(D)。入口数(A)相对小、并且取决于各种时钟信号CLK_1、CLK_2、CLK_N和CLK_P的频率、以及时钟抖动及用于实施FIFO301、302和30N的存储器的设置及保持时间。入口数(B)取决于各种时钟信号CLK_1、CLK_2、CLK_N和CLK_P的频率、以及由流量控制电路21实施的流量控制方法，特别是取决于暂时周期的允许的持续时间，在该暂时周期期间进入的数据流的吞吐量的总和可以暂时超过下游处理单元40的最大吞吐量。入口数(C)通常相对大、并且取决于在下游处理单元40必须开始读取先前储存在FIFO301、302和30N中的数据之前可允许的最差情况等待时间(TWAIT)。注意，如果FIFO301、302和30N中的一个FIFO的最差情况等待时间(TWAIT)流逝而没有从这个FIFO传输先前储存的数据，则流量控制电路21将向相关联的传输代理的流量控制电路传输后退消息，指示此传输代理暂时停止传输数据至接收代理20。最差情况等待时间TWAIT在每一个FIFO301、302和30N中需要额外的C＝TWAIT*T个入口。最差情况等待时间TWAIT由下游处理单元40的所需操作限定、并且通常在每一个FIFO301-30N内需要数百或数千个入口。入口数(D)通常小于入口数(C)、并且取决于在流量控制电路21向传输代理传输后退消息的时间、与传输代理通过停止数据传输来响应后退消息的时间之间流逝的时间。此时段被称为流量控制响应时间(TF)，其在每一个FIFO301、302和30N中需要额外的D＝TF*T个入口。取决于系统要求以及代理设计限制，FIFO301、302和30N的FIFO深度要求(即，分别用于FIFO301、302和30N的所需的入口数K1、K2和KN)可能非常大(例如，针对每一个FIFO，数百或数千个入口)。这是FIFO资源的无效率使用，仅用于覆盖最差情况的可能性。因此，期望减少FIFO301、302和30N的所需深度。取决于系统要求以及代理设计限制，传输代理101、102和10N与接收代理20之间的距离可能相对地长。类似地，FIFO301、302和30N与下游处理单元40之间可能存在长路径。上述长路径需要相关联的总线(例如，传输代理101、102和10N与FIFO301、302和30N之间的总线、以及FIFO301、302和30N与下游处理单元40之间的总线)在相关联的集成电路芯片的多层金属互连结构中实施。注意，FIFO301、302和30N与下游处理单元40之间的每一个总线必须被设计为符合下游处理单元40的最大吞吐量T。这是对可用互连资源的无效率使用、并且可能导致通信系统100的设计由于性能、路由和晶粒(die)尺寸限制而变得不能实施。因此，期望减少必须使用集成电路芯片的多层金属互连资源而被实施的通信系统100的总线的数量/长度。
技术实现思路
因此，本专利技术提供一种包括多个同步FIFO的通信系统，每一个同步FIFO被耦合以从对应的传输代理接本文档来自技高网...

【技术保护点】
1.一种通信系统，包括：/n多个同步先进先出(FIFO)存储器，每一个同步FIFO存储器被耦合以从对应的传输代理接收对应的输入数据流以及对应的时钟信号，其中每一个时钟信号相对于每一个其他时钟信号是异步的；/n仲裁电路，所述仲裁电路响应于本地时钟信号而从所述多个同步FIFO存储器读取数据，其中所述多个同步FIFO存储器中的每一个同步FIFO存储器包括恰好足够的入口以将其对应的输入数据流的数据与所述本地时钟信号进行同步；以及/n缓冲FIFO存储器，所述缓冲FIFO存储器被耦合以储存由所述仲裁电路从所述多个同步FIFO存储器读取的数据，其中缓冲FIFO响应于所述本地时钟信号而进行操作。/n

【技术特征摘要】
【国外来华专利技术】20180413 US 15/953,2371.一种通信系统，包括：
多个同步先进先出(FIFO)存储器，每一个同步FIFO存储器被耦合以从对应的传输代理接收对应的输入数据流以及对应的时钟信号，其中每一个时钟信号相对于每一个其他时钟信号是异步的；
仲裁电路，所述仲裁电路响应于本地时钟信号而从所述多个同步FIFO存储器读取数据，其中所述多个同步FIFO存储器中的每一个同步FIFO存储器包括恰好足够的入口以将其对应的输入数据流的数据与所述本地时钟信号进行同步；以及
缓冲FIFO存储器，所述缓冲FIFO存储器被耦合以储存由所述仲裁电路从所述多个同步FIFO存储器读取的数据，其中缓冲FIFO响应于所述本地时钟信号而进行操作。


2.如权利要求1所述的通信系统，其特征在于，进一步包括处理单元，所述处理单元响应于所述本地时钟信号而以最大吞吐量从所述缓冲FIFO存储器检取数据。


3.如权利要求2所述的通信系统，其特征在于，其中每一个输入数据流具有小于或等于所述最大吞吐量的吞吐量。


4.如权利要求2所述的通信系统，其特征在于，进一步包括流量控制电路，所述流量控制电路控制从所述传输代理接收的输入数据流。


5.如权利要求4所述的通信系统，其特征在于，其中所述流量控制电路将所述输入数据流的平均吞吐量限制为所述最大吞吐量。


6.如权利要求1所述的通信系统，其特征在于，其中每一个时钟信号具有相同的频率。


7.如权利要求1所述的通信系统，其特征在于，其中所述多个同步FIFO存储器中的第一同步FIFO存储器被耦合以在第一双向环形网络上从第一方向接收第一输入数据流和第一时钟信号，并且其中所述多个同步FIFO存储器的第二同步FIFO存储器被耦合以在所述第一双向环形网络上从第二方向接收第二输入数据流和第二时钟信号。


8.如权利要求1所述的通信系统，其特征在于，其中所述多个同步FIFO存储器中的第一同步FIFO存储器被耦合以从第一环形网络接收第一输入数据流和第一时钟信号，并且其中所述多个同步FIFO存储器中的第二同步FIFO存储器被耦合以从第二环形网络接收第二输入数据流和第二时钟信号。


9.如权利要求1所述的通信系统，其特征在于，其中所述本地时钟信号具有至少与由所述同步FIFO存储器接收的时钟信号的最高频率一样高的频率。


10.一种通信系统，包括：
多个同步先进先出(FIFO)存储器，每一个同步FIFO存储器被耦合以接收并储存由对应的传输代理提供的数据；
仲裁电路，所述仲裁电路响应于本地时钟信号而从所述多个同步FIFO存储器读取数据，其中所述多个同步FIFO存储器中的每一个同步FIFO存储器包括由下列内容所指定的最小入口数：
将同步FIFO中储存的数据与所述本地时钟信号同步所需的入口数；
在所述传输代理的组合数据吞吐量被允许超过由所述本地时钟信号赋能的读数据吞吐量的阈值时段期间，将数据储存在所述同步FIFO中所需的入口数；
在停止数据被对应的传输代理提供给所述同步FIFO所需的流量控制响应时间期间，将数据储存在所述同步FIFO中所需的入口数；以及
在所述阈值时段以及所述流量控制响应时间期间，从所述同步FIFO读取的入口数，以及
缓冲FIFO存储器，所述缓冲FIFO存储器被耦合以...

【专利技术属性】
技术研发人员：W·李，K·S·塔姆，
申请(专利权)人：德吉润股份有限公司，
类型：发明
国别省市：美国;US