面向高性能处理器的混合型FIFO数据存储方法及装置制造方法及图纸

本发明专利技术公开了一种面向高性能处理器的混合型FIFO数据存储方法及装置，装置包括RAM存储器、选择器、寄存器组和FIFO控制器，FIFO写数据端口分别与RAM存储器的输入端、选择器的一个输入端相连，RAM存储器输出端与选择器的另一个输入端相连，选择器的输出端通过寄存器组与FIFO读数据端口相连，且RAM存储器、选择器、寄存器组的控制端分别与FIFO控制器相连。本发明专利技术能够兼具RAM型FIFO和寄存器型FIFO的优点，兼具访问速度快、存储容量大的特点，可利用RAM存储器、寄存器组之间的通道进行后台数据搬移，隐藏RAM访问延时，使其具有访问速度快的特点。

【技术实现步骤摘要】
面向高性能处理器的混合型FIFO数据存储方法及装置
本专利技术涉及集成电路芯片设计领域，具体涉及一种面向高性能处理器的，体系结构级和电路级的、高速、大容量、低面积开销的混合型的FIFO数据存储方法及装置。
技术介绍
FIFO（FirstInandFirstOut,先进先出）数据队列是集成电路芯片中广泛使用的电路结构，用于缓存数据、时钟域隔离以及控制数据访问的顺序。FIFO可以按照存储单元分为RAM型和寄存器型两种类型。因为构建RAM存储单元所需的晶体管数量较少，但访问RAM存储单元的延时较高，所以RAM型FIFO适合容量需求大、但访问速度要求低的使用场景；因为寄存器的访问延时低，但同时构建寄存器所需的晶体管数量较多，所以寄存器型FIFO适合访问速度要求高、但容量需求小的使用场景。但是，在高性能处理器中，需要FIFO同时满足访问速度快、容量大的要求。此时，现有的RAM型FIFO和寄存器型FIFO不能满足性能需求。因此，如何实现RAM型FIFO和寄存器型FIFO的融合，已经成为一项亟待解决的关键技术问题。
技术实现思路
本文档来自技高网...

【技术保护点】
1.一种面向高性能处理器的混合型FIFO数据存储装置，其特征在于：包括RAM存储器、选择器、寄存器组和FIFO控制器，所述混合型FIFO数据存储装置的FIFO写数据端口分别与RAM存储器的输入端、选择器的一个输入端相连，所述RAM存储器输出端与选择器的另一个输入端相连，所述选择器的输出端通过寄存器组与所述混合型FIFO数据存储装置的FIFO读数据端口相连，且所述RAM存储器、选择器、寄存器组的控制端分别与FIFO控制器相连。/n

【技术特征摘要】
1.一种面向高性能处理器的混合型FIFO数据存储装置，其特征在于：包括RAM存储器、选择器、寄存器组和FIFO控制器，所述混合型FIFO数据存储装置的FIFO写数据端口分别与RAM存储器的输入端、选择器的一个输入端相连，所述RAM存储器输出端与选择器的另一个输入端相连，所述选择器的输出端通过寄存器组与所述混合型FIFO数据存储装置的FIFO读数据端口相连，且所述RAM存储器、选择器、寄存器组的控制端分别与FIFO控制器相连。


2.根据权利要求1所述面向高性能处理器的混合型FIFO数据存储装置，其特征在于：所述选择器为2选1选择器。


3.一种微处理器，其特征在于：所述微处理器中包含权利要求1或2所述面向高性能处理器的混合型FIFO数据存储装置。


4.一种计算机设备，其特征在于：所述计算机设备的芯片中包含权利要求1或2所述面向高性能处理器的混合型FIFO数据存储装置。


5.一种权利要求1或2所述面向高性能处理器的混合型FIFO数据存储装置的应用方法，其特征在于，所述FIFO控制器进行FIFO写控制的步骤包括：
A1）判断FIFO满标识为0、FIFO写使能为1是否同时成立，若成立则跳转执行下一步；
A2）判断RAM存储器为空、寄存器组未满、且当前不存在RAM存储器和寄存器组之间的后台数据搬移是否成立，若成立则FIFO控制器产生寄存器组写使能、选择器选择外部FIFO写数据，将外部FIFO写数据通过选择器后写入到寄存器组；否则，FIFO控制器产生RAM存储器写使能，将外部FIFO写数据直接写入RAM存储器。


6.根据权利要求5所述面向高性能处理器的混合型FIFO数据存储装置的应用方法，其特征在于，所述FIFO控制器进行FIFO读控制的步骤包括：
B1）判断FIFO空标识为0、FIFO读使能为1是否同时成立，若成立则...

【专利技术属性】
技术研发人员：周宏伟，张见，曾坤，杨乾明，张剑锋，冯权友，张英，王勇，励楠，邓让钰，乔寓然，龚锐，石伟，刘威，王永文，王蕾，
申请(专利权)人：中国人民解放军国防科技大学，
类型：发明
国别省市：湖南;43