分布式控制同步环形网络架构制造技术

环形网络架构包括以环形配置的多个通信节点。波状管线(wave pipelining)是用以提供高带宽以及低延迟芯片上通信。每个节点实现源同步时钟计时方案，以使得不需要建立横跨大裸片面积的大规模低偏斜时钟树。单个参考时钟信号是在根节点内产生，并以单向方式经由环形网络的每个节点路由。每个节点包括时间戳计数器以及色彩位寄存器，其即使节点被独立地操作也存储能够使节点以精确的顺序解析由其他节点发布的排序事务消息的值，并以完全不同的定时顺序接收各种事务消息。因为控制逻辑分布在节点之中，所以中央控制器不是必要的。

Distributed control synchronous ring network architecture

The ring network architecture includes a plurality of communication nodes configured in a ring. Wave pipeline is used to provide high bandwidth and low delay on-chip communication. Each node implements the source synchronous clock timing scheme, so that it does not need to build a large-scale low skew clock tree across a large bare area. A single reference clock signal is generated in the root node and routed in a one-way way through each node of the ring network. Each node includes a time stamp counter and a color bit register. Even if the node is operated independently, it stores the values that enable the node to parse the ordered transaction messages published by other nodes in an accurate order, and receive various transaction messages in a completely different timing order. Because the control logic is distributed among the nodes, the central controller is not necessary.

【技术实现步骤摘要】
【国外来华专利技术】分布式控制同步环形网络架构相关申请本申请要求在2017年11月17日提交的标题为“DistributedControlSynchronizedRingNetworkArchitecture(分布式控制同步环形网络架构”的美国专利申请第15/816,235号的优先权，并且该申请要求在2016年11月23日提交的标题为“DistributedControlSynchronizedRingNetworkArchitecture(分布式控制同步环形网络架构”的美国临时专利申请第62/425,792号的优先权，并且其通过参考被并入本文。
本专利技术涉及用于实现高带宽和低延迟芯片上(on-chip)通信的改进的环形网络架构。相关技术常规的半导体芯片可包括大规模低偏斜时钟树，该大规模低偏斜时钟树将全局时钟信号分配至在芯片上制造的多个电路块中的每一个。时钟树被设计以确保多个电路块中的每一个接收与每个其他电路块相同的输入时钟信号。实现这样的全局时钟树需要广泛的布局(管芯)面积以及相当复杂的互连结构(以实现点对点通信、广播通信、仲裁以及同步)。沿着互连结构包括了管线阶段以维持最小的延迟。此外，需要中央控制器以建立并控制全局时钟树。由于这些结构，全局时钟树消耗大量的功率。尽管有上述的控制，但时钟偏斜最后可降低全局时钟树的性能。在所有通信代理间的物理距离的变化使得消除该时钟偏斜很困难。因此会期望具有用于在半导体芯片上实现时钟同步的改进方法以及结构。期望此改进的方法以及结构能够在半导体芯片上提供高频率、低延迟的操作，而不需要中央控制器。进一步期望此改进的方法以及结构具有简单的物理实现，其不需要在半导体芯片的大的面积上使用低偏斜、高功率消耗的时钟树。
技术实现思路
因此，本专利技术提供了一种环形网络架构，其中多个通信节点以环形配置。环形网络架构使用波状管线(wavepipelining)以提供高带宽以及低延迟芯片上通信。使用本专利技术的环形网络架构可达到非常高的操作频率。例如，假设每个通信节点包括在环形网络上转发消息的节点逻辑，其中节点逻辑包括少于12级具有四的扇出(FO4)的逻辑，其中每个逻辑门具有100皮秒(ps)的门延迟。在此情况中，甚至考虑了节点之间的线路延迟，本专利技术的环形网络架构也能够提供5GHz或更高的数据转移频率。根据一个实施方式，环形网络的每一个节点实现了源同步时钟计时(clocking)方案，以使得不需要在大的管芯面积上建立大规模的低偏斜时钟树。所需的控制逻辑分布在节点之间，以使得中央控制器不是必须的。由本专利技术的环形网络架构实现的时钟计时以及控制方案显著地简化了网络的物理实现，同时允许非常高速的操作。根据一个实施方式，在环形网络的根节点内产生参考时钟信号。该参考时钟信号以单向方式经由环形网络的每一个节点来路由。用参考时钟信号在节点之间传送消息，其中使用相对应的接收到的参考时钟信号将由节点接收的每个消息时钟计时至节点中。环形网络的每个节点包括时间戳计数器以及色彩位寄存器。在每次节点产生并发送原始的排序消息，以及在每次节点接收其非原始产生的经排序的消息时，使用接收到的参考时钟信号来更新每个节点的时间戳计数器。脉冲消息不断地循环通过环形网络的节点，其中每次由节点接收脉冲消息时，脉冲消息切换(toggle)节点的色彩位寄存器。在正常操作之前初始化时间戳计数器以及色彩位寄存器中的每一个，从而使得每个时间戳计数器存储相同的时间戳值，并且每个色彩位寄存器存储相同的色彩位值。即使节点正独立地操作，时间戳值以及色彩位值使每个节点能够以精确的顺序解析由其他节点发布的事务消息，并以完全不同的定时顺序来接收各种事务消息。此能力提供用于仲裁和同步的强大手段。在一个实施方式中，每个节点将来自其时间戳计数器的时间戳值附加至所产生的每个经排序的消息。每个节点进一步包括存储在环形网络上接收到的经排序的消息的消息监听器。当在节点内切换色彩位时，节点分析存储在消息监听器中的经排序的消息，并将优先权授予具有最久时间戳值的经排序的消息。本专利技术的环形网络架构可用于例如在大规模的并行处理器上实现MOSEI(经修改的、自有的、共享的、排除性的、无效的)高速缓存一致性协定存储器总线或通信网络。鉴于以下描述和附图，将更完全了解本专利技术。附图简单说明图1是根据本专利技术的一个实施方式的分布式控制同步环形网络的框图。图2是根据本专利技术的一个实施方式的图1的分布式控制同步环形网络的根节点的框图。图3是根据本专利技术的一个实施方式的图1的分布式控制同步环形网络的分支节点的框图。图4是根据本专利技术的一个实施方式的示出当用于以时钟信号来对消息进行源同步传送时图2的根节点部分以及图3的分支节点的框图。图5是根据本专利技术的一个实施方式的示出图4的各种信号的源同步定时的波形图。图6是根据本专利技术的一个实施方式的示出初始化图1的环形网络的方法的流程图。图7是根据本专利技术的一个实施方式的示出实现图6的节点初始化过程方法的方法的流程图。图8A、图8B、图8C、图8D、图8E、图8F、图8G、图8H以及图8I是根据本专利技术的一个实施方式的示出在点对点排序消息的传送期间的环形网络的状态。具体实施方式图1是根据本专利技术的一个实施方式的分布式控制同步环形网络100的框图。环形网络100包括根节点N0以及分支节点N1-N5，它们以环形连接。虽然在所描述的示例中包括了六个通信节点N0-N5，但要了解的是，在其他实施方式中可包括其他数量的节点。然而，每个环形网络将包括一个根节点以及一个或多个分支节点。节点N0-N5中的每一个接收相对应的时钟输入信号以及相对应的消息输入信号，并传送相对应的时钟输出信号以及相对应的消息输出信号。环形网络100的信号是单方向的。在所示出的实施方式中，环形网络100的信号以顺时钟的方式路由(虽然这不是必要的)。节点N0-N5中的每一个具有传送相邻节点以及接收相邻节点。例如，分支节点N3包括传送相邻节点N2以及接收相邻节点N4。节点N0、N1、N2、N3、N4以及N5将时钟信号CLK_01、CLK_12、CLK_23、CLK_34、CLK_45以及CLK_50以及相对应的输出消息MSG_01、MSG_12、MSG_23、MSG_34、MSG_45以及MSG_50分别传送至接收相邻节点N1、N2、N3、N4、N5以及N0。时钟信号CLK_01、CLK_12、CLK_23、CLK_34、CLK_45以及CLK_50在环形网络100的时钟路径101上传送，且消息MSG_01、MSG_12、MSG_23、MSG_34、MSG_45以及MSG_50在环形网络100的消息总线102上传送。图2是根据本专利技术的一个实施方式的更详细地示出根节点N0的框图。根节点N0包括主时钟发生器201、延迟线202、再同步器205、节点逻辑210、同步器220、消息监听器230、接收先进先出(FIFO)存储器231、传送FIFO存储器232、客户逻辑240、节点识别符(ID)存储器25本文档来自技高网...

【技术保护点】
1.一种环形网络，包括：/n多个节点，所述多个节点包括根节点以及一个或多个分支节点，其中所述根节点被耦合以接收参考时钟信号；/n圆形时钟信号路径，所述圆形时钟信号路径将所述参考时钟信号从所述根节点路由通过所述一个或多个分支节点中的每一个分支节点并且路由回到所述根节点；以及/n圆形消息路径，所述圆形消息路径与所述圆形时钟信号路径平行延伸，其中所述根节点以及所述一个或多个分支节点以关于所述时钟信号路径上的所述参考时钟信号的源同步方式在所述消息路径上传送消息。/n

【技术特征摘要】
【国外来华专利技术】20161123 US 62/425,792;20171117 US 15/816,2351.一种环形网络，包括：
多个节点，所述多个节点包括根节点以及一个或多个分支节点，其中所述根节点被耦合以接收参考时钟信号；
圆形时钟信号路径，所述圆形时钟信号路径将所述参考时钟信号从所述根节点路由通过所述一个或多个分支节点中的每一个分支节点并且路由回到所述根节点；以及
圆形消息路径，所述圆形消息路径与所述圆形时钟信号路径平行延伸，其中所述根节点以及所述一个或多个分支节点以关于所述时钟信号路径上的所述参考时钟信号的源同步方式在所述消息路径上传送消息。


2.如权利要求1所述的环形网络，其中消息以单向方式在所述消息路径上传送。


3.如权利要求1所述的环形网络，其中所述参考时钟信号是用于在所述消息路径上同步被传送的消息的唯一时钟信号。


4.如权利要求1所述的环形网络，其中响应于所述时钟信号路径上的所述参考时钟信号，将所述消息路径上的所述消息锁存至所述节点中。


5.如权利要求1所述的环形网络，其中所述节点中的每一个节点包括在由所述参考时钟信号限定的第一时钟域中操作的节点逻辑，以存储在所述环形网络上传送的消息。


6.如权利要求5所述的环形网络，其中所述节点中的每一个节点包括客户逻辑，所述客户逻辑在由相对应的本地时钟信号限定的本地时钟域中操作。


7.如权利要求6所述的环形网络，其中所述参考时钟信号具有比每个本地时钟信号高的频率。


8.如权利要求6所述的环形网络，进一步包括同步电...

【专利技术属性】
技术研发人员：K·S·塔姆，
申请(专利权)人：德吉润股份有限公司，
类型：发明
国别省市：美国;US