排列环状网络制造技术

一种排列环状网络包括多个双向源同步环状网络，每个双向源同步环状网络具有多个数据传输站与多个通信节点。每一个通信节点都耦接至所述多个双向源同步环状网络中的每一个双向源同步环状网络的数据传输站中的一个。

Permutation ring network

【技术实现步骤摘要】
【国外来华专利技术】排列环状网络相关申请本申请要求2017年11月17日所提交的名称为“排列环状网络(PermutatedRingNetwork)”美国专利申请第15/816,374号的优先权，并且该美国专利申请要求2016年11月23日所提交的名称为“排列环状网络(PermutatedRingNetwork)”美国临时申请第62/425,798号的优先权，且其通过引用形式而并入本文。
本专利技术涉及具有多个环的排列环状网络，该排列环状网络提供了可扩展、高带宽、低等待时间的点对点芯片上通信解决方案。相关技术芯片上通信系统展现出扩展问题，并且芯片间通信节点数以及对于芯片上数据带宽的需求也总是在增加。高速串行/解串行(SERDES)通信协议趋向于提供每引脚(pin)为每秒100Gb的操作带宽。因此，具有1000个引脚的芯片可能需要高达每秒100兆位元的芯片输入/输出(I/O)带宽。需要提供芯片上通信带宽来支持这些规格。需要这种带宽的系统的示例包括用于机架规模数据中心的交换结构、神经网络、GPU计算系统、系统层级现场可编程门阵列(FPGAs)、片上系统(SoC)的众核系统、以及用于高性能多核且多组的末级高速缓存的一致性存储器总线(coherencememorybus)。芯片上通信的物理限制包括芯片上线长度，芯片上线长度对于延迟与操作频率而言至为关键。长的线使性能劣化，因为频率对于网络带宽具有第一阶效应。高扇出(fan-out)节点通过产生位置和路由拥塞并对网络增加门和线延迟来进一步降低带宽。芯片上通信网络典型地被实现作为响应于一共用时钟信号而操作的同步系统。时钟分配对于构建大规模高带宽的芯片上网络而言带来重大障碍。更具体地，时钟偏斜(skew)将限制网络的操作频率，而所需要的时钟功率可能对网络带来限制。此外，在典型的通信网络拓扑中存在关于放大通信节点数并且维持高操作频率的挑战。典型的通信网络拓扑包括：(1)全网状拓扑，(2)交叉开关拓扑，以及(3)环面网络拓扑。对于这些网络拓扑中的每一种而言，系统的延迟和操作频率将因互连的线长度增加而劣化。此外，高扇出节点将导致位置和路由拥塞，其将进一步降低系统的速度和功率性能。在全网状拓扑中，带宽可定义为值N*(N-1)/2，其中N是网络中的节点数。然而，全网状拓扑系统的扇出随节点数(N)增加而增加。在交叉开关拓扑中，所需要的多路复用器的数量随网络中节点数(N)增加而增加，其缩放因子为N**2。此外，每一多路复用器的输出数随节点数N增加而增加，其缩放因子为N。在环面网络拓扑中，吞吐量并不随节点数(N)增加而缩放。然而，节点的扇出不期望地随节点数(N)增加而增加，其缩放因子为Log(N)。因为这些网络拓扑是利用芯片上互连(其并非完美线路)而实施，这些网络的延迟和操作频率将随线路长度增加而严重劣化。此外，高扇出节点将导致位置和路由拥塞，位置和路由拥塞将降低网络的速度和功率性能。就一方面而言，因为与摩尔定律(Moore’slaw)关联的缩放以及新的计算范例的出现增加了芯片上通信节点的数量，所以会需要有更多的芯片上带宽。然而，当使用常规的网络拓扑时，增加芯片上节点数将因线路长度和路由拥塞的增加而降低系统带宽。因此，一种芯片上带宽缩放“墙”有效地限制了芯片上通信网络的成长。因此，会需要有能够克服芯片上带宽缩放墙的改良网络拓扑。进一步还需要使这种通信网络能够容易缩放，能够向数以千计或更多的芯片上通信节点之间提供通信。进一步还需要这种通信网络能够以高带宽操作，这提供高达每秒千兆位元(peta-bit)的芯片上通信带宽。进一步还需要这种通信网络具有低等待时间(例如，低于100ns的等待时间)。
技术实现思路
因此，本专利技术提供了一种排列环状网络，所述排列环状网络包括多个通信节点以及多个双向源同步环状网络，其每一个都具有多个数据传输站。每一个通信节点都耦接到每一个所述双向源同步环状网络中的其中一个数据传输站。用以在环状网络上传送数据的源同步技术缓解了时钟分配挑战。双向源同步环状网络的数量可经选择，以提供在各种通信节点之间进行通信所需的带宽。在这种方式中，本专利技术的排列环状网络可容易缩放。鉴于以下描述和附图，将更完整理解本专利技术。附图简单说明图1A是根据本专利技术的一个实施例的包括八个通信节点和三个双向源同步环状网络的排列环状网络的框图。图1B是根据本专利技术的一个实施例的说明图1A的排列环状网络的通信链路中的一个通信链路的框图。图1C是根据本专利技术的一个实施例的说明图1B的各种信号的源同步时序的波形图。图2是根据本专利技术的一个实施例的定义了图1A的排列环状网络的三个环状网络的通信节点和数据传输站之间的连接的互连矩阵。图3是根据本专利技术的一个实施例的定义了通过图1A的排列环状网络的通信节点之间的业务流的路由表。图4是根据本专利技术的一个实施例的定义了图3的路由表的相邻数据传输站之间的带宽的带宽估计表。图5是根据本专利技术的替代实施例的包括八个通信节点和三个双向源同步环状网络到的排列环状网络的框图。图6是根据本专利技术的一个实施例的定义了在图5的排列环状网络的三个环状网络的通信节点和数据传输站之间的连接的互连矩阵。图7是根据本专利技术的一个实施例的定义了通过图5的排列环状网络的通信节点之间的业务流的路由表。图8是根据本专利技术的一个实施例的定义了图7的路由表的相邻数据传输站之间的带宽的带宽估计表。图9是根据本专利技术的替代实施例的包括八个通信节点和四个双向源同步环状网络的排列环状网络的框图。图10是根据本专利技术的一个实施例的定义了图9的排列环状网络的四个环状网络的通信节点和数据传输站之间的连接的互连矩阵。图11是根据本专利技术的一个实施例的定义了通过图9的排列环状网络的通信节点之间的业务流的路由表。图12是根据本专利技术的一个实施例的说明通信节点与相应的数据传输站的框图。图13是根据本专利技术的替代实施例的说明通信节点与相应的数据传输站的框图。具体实施方式一般而言，本专利技术提供了一种排列环状网络架构，其包括在多个网络节点之间共享的多个双向源同步通信环。源同步技术用于缓解时钟分配挑战，其中传送节点将时钟和数据发送至接收节点。该接收节点利用所接收的时钟来锁存数据。时钟扇出受限于数据总线宽度的大小。时钟偏斜是由时钟和相对应数据之间的延迟关系所设定。注意源同步技术将仅对于点对点互连(例如，环状网络)起作用。需要各种芯片上互连资源以实施点对点网络。然而，摩尔定律预测了随着处理技术的演进，金属层的数量将向上放大、金属间距将减少、而且每单位面积上将有更多线可用，由此提供了实施点对点网络所需的芯片上互连资源。双向源同步环状网络提供了本专利技术的排列环状网络架构的建构区块。双向环状网络是一种简单的点对点网络，其提供了为1的扇出(即，网络的每一个节点的每一个方向中有1个输入与1个输出)。然而，双向源同步环状网络具有基本的性能限制，在本文中被称为“跳跃损耗(hoppingloss)”。跳跃损耗在消息需要在位于环状网络上的传送节点和接收节点之间的节点上“跳跃”时发生。如下文更详细描述的，通过使相邻节点之间的可用路径最大化，可使本专利技术的排列环状网络中的跳跃损耗最小化或消除。通过使用源同步信令技术，可在排列环状网络上实现高速、低偏斜和低功率的通信。在特别的实施例中，本专利技术的排列环状网络可以实现本文档来自技高网...

【技术保护点】
1.一种排列环状网络，包括：多个双向源同步环状网络，每一个双向源同步环状网络具有多个数据传输站；以及多个通信节点，其中所述通信节点中的每一个通信节点都耦接至所述多个双向源同步环状网络中的每一个双向源同步环状网络中的所述数据传输站中的一个数据传输站。

【技术特征摘要】
【国外来华专利技术】2016.11.23 US 62/425,798;2017.11.17 US 15/816,3741.一种排列环状网络，包括：多个双向源同步环状网络，每一个双向源同步环状网络具有多个数据传输站；以及多个通信节点，其中所述通信节点中的每一个通信节点都耦接至所述多个双向源同步环状网络中的每一个双向源同步环状网络中的所述数据传输站中的一个数据传输站。2.如权利要求1所述的排列环状网络，其中所述通信节点中的每一个通信节点都包括到其他通信节点中的每一个通信节点的连接，其中所述连接包括在相邻的数据传输站之间的直接连接。3.如权利要求1所述的排列环状网络，其中唯一一对相邻的数据传输站在所述通信节点的每一对之间提供连接。4.如权利要求1所述的排列环状网络，其中所述双向源同步环状网络在第一时钟域中操作，并且所述通信节点中的至少一个通信节点在与所述第一时钟域不同的第二时钟域中操作。5.如权利要求1所述的排列环状网络，进一步包括路由表，所述路由表定义所述双向源同步环状网络上用于在通信节点的可能对中的每一对之间通信的通信路径。6.如权利要求5所述的排列环状网络，其中所述路由表指定：所述通信节点的可能对的第一群组，所述通信节点的可能对的所述第一群组通过包括所述数据传输站中的恰好两个数据传输站的所述双向源同步环状网络上的路径来通信；以及所述通信节点的可能对的第二群组，所述通信节点的可能对的所述第二群组通过包括所述数据传...

【专利技术属性】
技术研发人员：K·S·塔姆，W·李，
申请(专利权)人：德吉润股份有限公司，
类型：发明
国别省市：美国,US